一种半导体功率器件及其制备方法技术

本发明专利技术公开了一种半导体功率器件及其制备方法。半导体功率器件包括由下而上依次叠设的背电极、衬底层、绝缘缓冲层、沟道层、势垒层、介质层和钝化层，将传统的单一导电衬底层替代为包含导电衬底区和绝缘衬底区的组合衬底层，将绝缘缓冲层划为三个区域：位于导电衬底区上方的控制区、在漏极正下方和绝缘衬底区上方的高压绝缘区，以及控制区与高压绝缘区之间的电子漂移区。本发明专利技术提供的半导体功率器件制备方法用于制备本发明专利技术提供的半导体功率器件。本发明专利技术提供的半导体功率器件及其制备方法具有改善半导体功率器件的动态电阻特性、提高耐压能力、提高应用耐压和减少寄生电容的技术效果。提高应用耐压和减少寄生电容的技术效果。提高应用耐压和减少寄生电容的技术效果。

【技术实现步骤摘要】
一种半导体功率器件及其制备方法


[0001]本专利技术涉及半导体器件
，尤其涉及一种半导体功率器件及其制备方法。

技术介绍

[0002]在半导体功率器件的设计中，为了提高器件耐压能力，一般会设计场板结构，例如从源极或栅极引出导电等势体，对漂移区的电场进行调制，改善漂移区电场的分布，使得漂移区的电场分布更加均匀，避免局部击穿，在给定的漏极和栅极间距条件下，可以承受更高的电压。
[0003]尽管场板设计可以改善器件漂移区的电场分布，但对于传统的半导体功率器件，横向芯片的衬底会接地，因此芯片背面金属会形成一个整体的背部场板，在器件工作中，这种完全覆盖形式的背场板会导致漏极与衬底之间容易产生电场聚集现象，不利于提高器件耐压能力和降低器件关态漏电，甚至会产生多余寄生电容。目前用于对传统的半导体功率器件结构性能改进的方案有：（1）通过蚀刻工艺，在漏极电极投影到硅衬底所覆盖区域的周围，制作出环形隔离槽，但是保留隔离槽包围区域的衬底，进而隔离漏极电极与源极、栅极两个电极之间通过衬底产生的漏电渠道。此种方案虽然相对于传统结构器件在性能上有所改善，但本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体功率器件，其特征在于，包括由下而上依次叠设的背电极、衬底层、绝缘缓冲层、沟道层、势垒层、介质层和钝化层；源极电极和漏极电极的电极主体上表面嵌入钝化层，电极主体穿越介质层与势垒层接触或穿越介质层和势垒层与沟道层接触，栅极电极和栅极场板设置在钝化层上；衬底层包括导电衬底区和绝缘衬底区，导电衬底区和绝缘衬底区的交界位置距栅极场板的距离为预置间距；绝缘缓冲层包括控制区、电子漂移区和高压绝缘区，其中，高压绝缘区为漏极电极下方对应的绝缘缓冲层区域，控制区为从源极电极面向栅极电极一侧的边缘位置延伸到导电衬底区与绝缘衬底区交界位置所对应的绝缘缓冲层区域，电子漂移区为高压绝缘区与控制区之间的绝缘缓冲层区域。2.根据权利要求1所述的半导体功率器件，其特征在于，预置间距为2~20um。3.根据权利要求1所述的半导体功率器件，其特征在于，绝缘衬底区位置对应的背电极区域为双级背场板结构或多级背场板结构。4.根据权利要求1所述的半导体功率器件，其特征在于，还包括氮化铝层，氮化铝层位于势垒层与沟道层之间。5.根据权利要求1所述的半导体功率器件，其特征在于，绝缘缓冲层掺杂，沟道层不掺杂。6.一种半导体功率器件制备方法，其特征在于，包括：在衬底层上，自下而上依次生长绝缘缓冲层、沟道层、势垒层和介质层；去除源极电极位置和漏极电极位置对应的介质层材料或介质层、势垒层和部分沟道层材料；在源极电极位置布置源极金属，在漏极电极位置布置漏极金属；在介质层上表面沉积钝化层，并在钝化层定义栅极电极位置和栅极场板位置，在栅极电极位置和栅极场板位置分别布置栅极电极和栅极...

【专利技术属性】
技术研发人员：吴毅锋，曾凡明，
申请(专利权)人：珠海镓未来科技有限公司，
类型：发明
国别省市：