【技术实现步骤摘要】
一种全GaN集成芯片结构及其制备方法
[0001]本专利技术属于半导体器件
，具体涉及一种全GaN集成芯片结构及其制备方法。
技术介绍
[0002]第三代半导体GaN材料具有宽带隙、高击穿场强、高饱和电子漂移速度以及高浓度异质结二维电子气等优异的特性，是制备高功率、高击穿电压以及高频率电力电子器件的优选结构，在无线通信、电力系统、探测等领域具有重要的应用前景。
[0003]全GaN集成桥式电路芯片是将GaN功率器件与栅极驱动电路进行单片集成，与传统分立式封装结构相比，无外部引线，有效降低了寄生电容和电感。然而，在实际的桥式电路中，随着开关频率的不断提高，同一桥臂中的某一个GaN功率管高速开启或关断时，另一个GaN功率管的米勒电容会承受较高的dV/dt，进而产生正向或负向串扰电压尖峰，会很大程度上误使GaN功率管开启或损坏。因此，串扰问题成为一个制约GaN器件单片集成应用在更高频率场所的一个重要障碍。
[0004]目前，GaN
‑
on
‑
SOI架构是解决GaN桥式电路中...
【技术保护点】
【技术特征摘要】
1.一种全GaN集成芯片结构，其特征在于，包括：半绝缘SiC衬底（1）；设于半绝缘SiC衬底（1）上方的导电键合层（2）；设于导电键合层（2）上方的全GaN电路结构层，所述全GaN电路结构层自下而上依次包括缓冲层（3）、沟道层（4）和势垒层（5）；所述势垒层（5）的上方依次设有源极（6）、栅控结构（7）和漏极（8）；所述全GaN电路结构层还包括第一深槽（9）、第二深槽（10）和钝化层（11），所述第一深槽（9）的槽底与导电键合层（2）相接，槽壁穿透缓冲层（3）、沟道层（4）和势垒层（5），所述第一深槽（9）的内壁生长有连接源极（6）和导电键合层（2）的金属；所述第二深槽（10）的槽底与半绝缘SiC衬底（1）相接，槽壁穿透导电键合层（2）、缓冲层（3）、沟道层（4）和势垒层（5），所述第二深槽（10）的内壁沉积有绝缘介质；所述钝化层（11）覆盖于势垒层（5）、源极（6）、栅控结构（7）、漏极（8）、第一深槽（9）和第二深槽（10）的上方，且在源极（6）、栅控结构（7）和漏极（8）对应位置处开设有与外界进行电接触的窗口。2.根据权利要求1所述的一种全GaN集成芯片结构，其特征在于，所述导电键合层（2）为Au、Cu、In、Sn、Ge、Si中的一种或几种的组合。3.根据权利要求1所述的一种全GaN集成芯片结构，其特征在于，所述缓冲层（3）为GaN、AlN、AlGaN中的一种或多种组成的单层或多层结构；所述沟道层（4）、势垒层（5）分别为GaN/AlN、GaN/AlGaN、AlGaN/AlN结构中的一种。4.根据权利要求1所述的一种全GaN集成芯片结构，其特征在于，所述源极（6）和漏极（8）分别为Ti合金体系或Al合金体系中的一种。5.根据权利要求1所述的一种全GaN集成芯片结构，其特征在于，所述栅控结构（7）为p
‑
GaN帽层栅结构、凹槽栅结构、氟离子注入栅结构、薄势垒栅结构、MIS栅结构中的一种。6.权利要求1所述的一种全GaN集成芯片结构的制备方法，其特征在于，包括步骤如下：步骤1.在衬底上方依次外延生长缓冲层（3）、沟道层（4）和势垒层（5）；步骤2.在势垒层（5）的上方制备源极（6）、栅控结构（7）和漏极（8），得到GaN结构；步骤3.在步骤2所得的GaN结构正面旋涂粘附剂，并与临时载片正面相对键合，得到以临时载片为支撑的GaN结构；步骤4.将步骤3所得的以临时载片为支撑的GaN结构的衬底减薄去除，得到以临时载片为支撑的GaN结构薄层；步骤5.分别清洗以临时载片为支撑的GaN结构薄层和半绝缘SiC衬底（1）；步骤6.将以临时载片为支撑的GaN结构薄层和半绝缘SiC衬底（1）正面进行键合互连，形成导电键合层（2），随后去除临时载片；步骤7.在势垒层（5）的上方定义第一深槽（9）的刻蚀区域，刻蚀穿透势垒层（5）、沟道层（4）和缓冲层（3），终止于导电键合层（2），随后在第一深槽（9）中生...
【专利技术属性】
技术研发人员：王登贵，周建军，戴家赟，王飞，胡壮壮，陈堂胜，
申请(专利权)人：中国电子科技集团公司第五十五研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。