基于高可靠错位电极结构的光电探测器芯片及其制作方法技术

本发明专利技术涉及一种基于高可靠错位电极结构的光电探测器芯片及其制作方法，通过PIN型双异质结结构和双n型异质电导层结构的外延片制作共面的P、N金属电极，在光入射孔中生长增透膜，通过光敏性高分子聚合物材料填充形成平坦的芯片背部表面，最后再将晶圆解理形成单元芯片。本发明专利技术中，采用双异质结结构能够实现N电极接触孔腐蚀和InP衬底移除时的双向高精度控制和低损伤工艺；采用错位电极结构降低了n型InP电导层厚度，提高了器件对可见光的响应度；使用双面光刻技术对InP衬底进行选择性局部移除制作光入射孔，实现晶圆级的批量加工；使用对可见光透明的高分子聚合物材料对光入射孔进行填充对有源区提供了机械支撑，提高了芯片可靠性。靠性。靠性。

【技术实现步骤摘要】
基于高可靠错位电极结构的光电探测器芯片及其制作方法


[0001]本专利技术属于半导体光电探测器
，涉及一种基于高可靠错位电极结构的光电探测器芯片及其制作方法。

技术介绍

[0002]标准InP/In
0.53
Ga
0.47
As短波红外探测器的响应波段为0.87μm～1.7μm。借助材料优化设计和衬底移除工艺，可以把响应波段扩展到可见光,实现包含可见光和短波波段的宽光谱+复合信息探测，从而显著提升探测目标的信息量和识别率。在侦察识别、微光夜视、光电对抗、防火消防、工业检测、机器视觉、生物医疗等军民用领域具有重要意义。
[0003]现有衬底移除工艺存难点在于芯片衬底去除工艺处理后的完成面必须具有高度的一致性，且避免对有源区的直接损伤或机械应力损伤；同时，InP与In
0.53
Ga
0.47
As晶格匹配，需要保留一定厚度的InP层(InP衬底和InP电导层)作为表面钝化层和阴极接触。为了降低InP层对可见光的吸收，该层厚度一般设计在100nm及以下，这就要求N电极引出孔腐蚀深度的控制精度和一致性必须达到50nm水平，工艺难度极大。
[0004]此外，衬底移除后的探测器芯片通常仅留下数个微米厚度，由于缺乏衬底的机械支撑而极易碎裂，对器件可靠性不利；同时，由于易碎，芯片必须在垂直倒装互联于基片后再进行衬底移除工艺，该工艺只能逐片完成，不利于批量生产。

技术实现思路

[0005]针对上述现有技术的不足，本专利技术所要解决的技术问题是：提供一种便于晶圆级批量生产的基于高可靠错位电极结构的光电探测器芯片及其制作方法。
[0006]为达到上述目的，本专利技术提供如下技术方案：
[0007]一种基于高可靠错位电极结构的光电探测器芯片制作方法，包括以下步骤：
[0008]S100、生长基于PIN型双异质结结构和双n型异质电导层结构的外延片；
[0009]S200、在外延片上定义有源区并在有源区进行P型掺杂形成P型掺杂区；
[0010]S300、在有源区外围定义N电极窗口，并在N电极窗口采用湿法腐蚀工艺制作N电极接触孔；
[0011]S400、从所述有源区引出P金属电极，从所述N电极接触孔引出N金属电极，所述P金属电极和所述N金属电极共面；
[0012]S500、将外延片的InP衬底减薄至预定厚度；
[0013]S600、定义光入射窗口，并在光入射窗口采用湿法腐蚀工艺制作光入射孔；
[0014]S700、在光入射孔中生长增透膜，并通过光敏性高分子聚合物材料填充形成平坦的芯片背部表面；
[0015]S800、将晶圆解理形成单元芯片。
[0016]进一步的，所述S100步骤包括以下子步骤：
[0017]S110、在n型磷化铟衬底上生长n型错位电导层，生长厚度为0.2微米～1微米，掺杂
浓度为2
×
10
18
cm
‑3～5
×
10
18
cm
‑3；
[0018]S120、在n型错位电导层上生长n型磷化铟电导层，生长厚度为0.05微米～0.2微米，掺杂浓度为2
×
10
18
cm
‑3～5
×
10
18
cm
‑3；
[0019]S130、在n型磷化铟电导层上生长n型磷化铟缓冲层，生长厚度为0.05微米～0.2微米，掺杂浓度小于或等于2
×
10
15
cm
‑3；
[0020]S140、在n型磷化铟缓冲层上生长非掺杂的铟镓砷吸收层，生长厚度为1微米～5微米；
[0021]S150、在吸收层上生长n型磷化铟帽层，生长厚度为0.1微米～1微米，掺杂浓度小于或等于5
×
10
16
cm
‑3；
[0022]S160、在帽层上生长n型铟镓砷接触层，其生长厚度为0.05微米～0.5微米，掺杂浓度小于或等于5
×
10
16
cm
‑3。
[0023]进一步的，所述n型错位电导层为InAlAs电导层、InGaAlAs电导层、InGaAsP电导层或InGaAs电导层。
[0024]进一步的，所述S200步骤包括以下子步骤：
[0025]S210、在外延片表面生长氧化硅薄膜作为掺杂阻挡介质膜，生长厚度为50nm～300nm；
[0026]S220、采用光刻曝光方式在掺杂阻挡介质膜上定义出有源区窗口；
[0027]S230、采用二甲基锌源对有源区进行p型掺杂形成P型掺杂区。
[0028]进一步的，所述S300步骤包括以下子步骤：
[0029]S310、采用光刻曝光方式在有源区外围定义出N电极接触窗口；
[0030]S320、交替使用第一材料选择性腐蚀液和第二材料选择性腐蚀液依次湿法腐蚀去除铟镓砷接触层、磷化铟帽层、铟镓砷吸收层、磷化铟缓冲层和磷化铟电导层，形成N电极接触孔。
[0031]进一步的，所述S400步骤包括以下子步骤：
[0032]S410、采用光刻曝光方式在有源区上方定义出P电极剥离胶膜孔；
[0033]S420、在N接触孔及邻近区域定义出N电极剥离胶膜孔；
[0034]S430、在外延层表面蒸镀金属膜，厚度为0.2微米～1.0微米；
[0035]S440、剥离P电极剥离胶膜孔和N电极剥离胶膜孔之外的金属膜，得到P金属电极和N金属电极。
[0036]进一步的，所述S600步骤包括以下子步骤：
[0037]S610、在外延片表面生长氧化硅薄膜作为衬底选择性移除阻挡介质膜，其生长厚度为50nm～300nm；
[0038]S620、定义光入射窗口，其区域为有源区在背抛光面的垂直投影区；
[0039]S630、交替使用第二材料选择性腐蚀液和第一材料选择性腐蚀液依次湿法腐蚀去除光入射窗口的InP衬底和n型错位电导层，形成光入射孔。
[0040]进一步的，所述第一材料选择性腐蚀液为柠檬酸、双氧水、去离子水混合溶液；所述第二材料选择性腐蚀液为冰乙酸、磷酸、盐酸、去离子水混合溶液。
[0041]进一步的，所述S700步骤包括以下子步骤：
[0042]S710、制作氧化钛和氧化硅宽光谱复合增透膜，厚度为200nm～300nm；
[0043]S720、通过旋涂光敏性高分子聚合物材料对光入射孔进行填充；
[0044]S730、采用光刻技术选择性移除非光入射窗口区域的光敏性高分子聚合物材料，获得平坦的芯片背部表面。
[0045]一种光电探测器芯片，采用基于高可靠错位电极结构的光电探测器芯片制作方法制成。
[0046]本专利技术中，采用双异质结的结构便于形成腐蚀截止层，通过湿法腐蚀能够实现N电极接触本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于高可靠错位电极结构的光电探测器芯片制作方法，其特征在于，包括以下步骤：S100、生长基于PIN型双异质结结构和双n型异质电导层结构的外延片；S200、在外延片上定义有源区并在有源区进行P型掺杂形成P型掺杂区；S300、在有源区外围定义N电极窗口，并在N电极窗口采用湿法腐蚀工艺制作N电极接触孔；S400、从所述有源区引出P金属电极，从所述N电极接触孔引出N金属电极，所述P金属电极和所述N金属电极共面；S500、将外延片的InP衬底减薄至预定厚度；S600、定义光入射窗口，并在光入射窗口采用湿法腐蚀工艺制作光入射孔；S700、在光入射孔中生长增透膜，并通过光敏性高分子聚合物材料填充形成平坦的芯片背部表面；S800、将晶圆解理形成单元芯片。2.根据权利要求1所述的基于高可靠错位电极结构的光电探测器芯片制作方法，其特征在于，所述S100步骤包括以下子步骤：S110、在n型磷化铟衬底上生长n型错位电导层，生长厚度为0.2微米～1微米，掺杂浓度为2
×
10
18
cm
‑3～5
×
10
18
cm
‑3；S120、在n型错位电导层上生长n型磷化铟电导层，生长厚度为0.05微米～0.2微米，掺杂浓度为2
×
10
18
cm
‑3～5
×
10
18
cm
‑3；S130、在n型磷化铟电导层上生长n型磷化铟缓冲层，生长厚度为0.05微米～0.2微米，掺杂浓度小于或等于2
×
10
15
cm
‑3；S140、在n型磷化铟缓冲层上生长非掺杂的铟镓砷吸收层，生长厚度为1微米～5微米；S150、在吸收层上生长n型磷化铟帽层，生长厚度为0.1微米～1微米，掺杂浓度小于或等于5
×
10
16
cm
‑3；S160、在帽层上生长n型铟镓砷接触层，其生长厚度为0.05微米～0.5微米，掺杂浓度小于或等于5
×
10
16
cm
‑3。3.根据权利要求2所述的基于高可靠错位电极结构的光电探测器芯片制作方法，其特征在于：所述n型错位电导层为InAlAs电导层、InGaAlAs电导层、InGaAsP电导层或InGaAs电导层。4.根...

【专利技术属性】
技术研发人员：樊鹏，黄晓峰，张圆圆，陈扬，石羡，任丽，邹佩洪，杜林，兰林，
申请(专利权)人：中国电子科技集团公司第四十四研究所，
类型：发明
国别省市：