【技术实现步骤摘要】
半导体封装
[0001]本专利技术构思的实施方式针对半导体封装和制造该半导体封装的方法。
技术介绍
[0002]安装在电子装置上的半导体封装被小型化以具有高性能和高容量。为了实现这些目标，正在研究其中包括贯穿硅通路(TSV)的半导体芯片垂直地堆叠的半导体封装。
技术实现思路
[0003]本专利技术构思的实施方式提供了具有简化的制造工艺和提高的良率的半导体封装以及制造该半导体封装的方法。
[0004]根据本专利技术构思的一实施方式，一种半导体封装包括：第一半导体芯片，包括第一前表面，第一组的第一前表面焊盘和第二组的第一前表面焊盘设置在第一前表面上；第二半导体芯片，包括第二前表面、第二后表面和贯通电极，第二前表面面对第一前表面并且电连接到第二组的第一前表面焊盘的第二前表面焊盘设置在第二前表面上，第二后表面与第二前表面相对并且第一组的第二后表面焊盘和第二组的第二后表面焊盘设置在第二后表面上，贯通电极将第一组的第二后表面焊盘和第二组的第二后表面焊盘的至少一部分与第二前表面焊盘彼此电连接；第一凸块结构，包括设置...
【技术保护点】
【技术特征摘要】
1.一种半导体封装，包括：第一半导体芯片，包括第一前表面，第一组的第一前表面焊盘和第二组的第一前表面焊盘设置在所述第一前表面上；第二半导体芯片，包括第二前表面、第二后表面和贯通电极，所述第二前表面面对所述第一前表面并且电连接到所述第二组的所述第一前表面焊盘的第二前表面焊盘设置在所述第二前表面上，所述第二后表面与所述第二前表面相对并且第一组的第二后表面焊盘和第二组的第二后表面焊盘设置在所述第二后表面上，所述贯通电极将所述第一组的所述第二后表面焊盘和所述第二组的所述第二后表面焊盘的至少一部分与所述第二前表面焊盘彼此电连接；第一凸块结构，包括设置在所述第一组的所述第二后表面焊盘之下的钉头部分和从所述钉头部分延伸并连接到所述第一组的所述第一前表面焊盘的接合引线部分；第二凸块结构，设置在所述第二组的所述第二后表面焊盘之下；密封剂，包封所述第二半导体芯片以及所述第一凸块结构和所述第二凸块结构；以及设置在所述密封剂之下的再分布结构，其中所述再分布结构包括绝缘层、设置在所述绝缘层之下的再分布层、以及穿透所述绝缘层并将所述再分布层连接到所述第一凸块结构或所述第二凸块结构的再分布通路，其中连接到所述第一凸块结构的所述再分布通路的至少一部分与所述钉头部分接触。2.根据权利要求1所述的半导体封装，其中所述第一组的所述第二后表面焊盘与所述第二半导体芯片的边缘相邻设置。3.根据权利要求1所述的半导体封装，其中所述第一组的所述第一前表面焊盘在垂直于所述第一前表面的方向上不与所述第二半导体芯片重叠。4.根据权利要求1所述的半导体封装，其中所述第一凸块结构包括与所述第二凸块结构的金属不同的金属。5.根据权利要求4所述的半导体封装，其中所述第一凸块结构包括金(Au)或金(Au)的合金。6.根据权利要求4所述的半导体封装，其中所述第二凸块结构包括铜(Cu)或铜(Cu)的合金。7.根据权利要求1所述的半导体封装，其中所述钉头部分在垂直于所述第二后表面的方向上的高度基本上等于每个所述第二凸块结构的高度。8.根据权利要求1所述的半导体封装，其中所述钉头部分的下表面与每个所述第二凸块结构的下表面和所述密封剂的下表面基本上共面。9.根据权利要求8所述的半导体封装，其中通过所述密封剂暴露的所述钉头部分的所述下表面的直径为约30μm或更大。10.根据权利要求1所述的半导体封装，其中所述钉头部分在平行于所述第二后表面的方向上的最大宽度大于每个所述第二凸块结构的最大宽度。11.根据权利要求1所述的半导体封装，进一步包括：第三凸块结构，设置在所述第一半导体芯片的所述第一前表面和所述第二半导体芯片的所述第二前表面之间，其中所述第三凸块结构连接所述第二组的所述第一前表面焊盘和所述第二前表面焊盘；以及
粘合膜，插置在所述第一半导体芯片的所述第一前表面和所述第二半导体芯片的所述第二前表面之间，其中所述粘合膜围绕所述第三凸块结构。12.根据权利要求1所述的半导体封装，其中所述第一半导体芯片进一步包括围绕所述第一组的所述第一前表面焊盘和所述第二组的所述第一前表面焊盘的第...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。