电子封装件及其制法制造技术

本发明专利技术涉及一种电子封装件及其制法，主要包括于一具有多个导电体的电子结构上形成一保护层，以令该保护层包覆该多个导电体，且于一介电层的其中一侧形成多个凹槽，再将该电子结构以其上的保护层结合该介电层，并使该多个导电体对应容置于各该凹槽中，之后将导电元件形成于该介电层的另一侧上，故经由该凹槽的设计，以对应该电子结构的高低表面，而避免发生制程不良的问题。制程不良的问题。制程不良的问题。

【技术实现步骤摘要】
电子封装件及其制法


[0001]本专利技术有关一种半导体装置，尤指一种具桥接元件的电子封装件及其制法。

技术介绍

[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术，包含有例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模块封装(Multi
‑
Chip Module，简称MCM)等覆晶型态的封装模块，或将芯片立体堆叠化整合为三维积体电路(3DIC)芯片堆叠技术等。
[0003]图1为现有3D芯片堆叠的封装结构1的剖面示意图。如图1所示，该封装结构1包括一硅中介板(Through Silicon interposer，简称TSI)1a，其具有一硅板体10及多个形成于其中的导电硅穿孔(Through
‑
silicon via，简称TSV)101，且该硅板体10的表面上形成有一电性连接该导电硅穿孔101的线路重布结构(Redistribution lay本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子封装件，其特征在于，包括：一电子结构，其具有多个导电体；保护层，其形成于该电子结构上以包覆该多个导电体；一介电层，其具有多个凹槽，以令该电子结构以其上的保护层结合于该介电层的一侧，使该保护层布设于该凹槽中，且各该导电体对应容置于各该凹槽中；以及多个导电元件，其设于该介电层的另一侧上并电性连接该多个导电体。2.如权利要求1所述的电子封装件，其特征在于，该凹槽未贯穿该介电层。3.如权利要求2所述的电子封装件，其特征在于，该介电层的另一侧上还形成有连通该凹槽的开孔，以令该导电体外露于该开孔，且该导电元件还形成于该开孔中以电性连接该导电体。4.如权利要求1所述的电子封装件，其特征在于，该凹槽的宽度大于该开孔的宽度。5.如权利要求1所述的电子封装件，其特征在于，该保护层为非导电膜。6.如权利要求1所述的电子封装件，其特征在于，该保护层还形成于该导电体与该凹槽底面之间。7.如权利要求1所述的电子封装件，其特征在于，该凹槽贯穿该介电层。8.如权利要求1所述的电子封装件，其特征在于，该导电体底面齐平该介电层的另一侧。9.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括设于该介电层的另一侧上并电性连接该导电体与该导电元件的布线结构，以令该布线结构配置于该介电层与该导电元件之间。10.如权利要求1所述的电子封装件，其特征在于，该电子封装件还包括包覆该电子结构的包覆层。11.如权利要求10所述的电子封装件，其特征在于，该电子封装件还包括形成于该包覆层上且电性连接该电子结构的线路结构，及至少二配置于该线路结构上且电性连接该线路结构的电子元件。12.如权利要求11所述的电子封装件，其特征在于，该电子结构为用以电性连通该至少二电子元件的桥接元件，其内部具有多个电性连接该导电体与该线路结构的导电穿孔，以令该导电穿孔电性连通该线路结构与该电子元件。13.如权利要求11所述的电子封装件，其特征在于，该电子封装件还包括与该电子结构同侧设于该介电层上的多个导电柱，且该多个导电柱电性连通该导电元件与该线路结构。14.一种电子封装件的制法，其特征在于，包括：提供一具有多个导电体的电子结构；将保护层形成于该电子结构上，以令该保护层包覆该多个导电体；提供一其上配置有介电层的承载件，且该介电层具有多个凹槽；将该电子结构以其上的保护层结合于该介电层的其中一侧上，使该保护层布设于该凹槽中，且各该导电体对应容置于各该凹槽中；移除该承载件，并令该导电体外露于该介电层的另一侧；以及于该介电层的另一侧上配置多个导电元件，以令该多个导电元件电性连接该导电体。15...

【专利技术属性】
技术研发人员：林佑宸，罗育民，余国华，冯俊皓，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：