电路装置及其制造方法以及电路系统制造方法及图纸

本发明专利技术提供一种电路装置及其制造方法以及电路系统。电路装置包括可挠性电路板、可挠性封装材料层以及电子组件。可挠性电路板具有至少一个镂空图案，其中可挠性电路板具有内部区域以及围绕内部区域的周边区域，且具有彼此相对的第一表面与第二表面。可挠性封装材料层设置于至少一个镂空图案中。电子组件设置于可挠性电路板的第一表面上，且与可挠性电路板电连接。连接。连接。

【技术实现步骤摘要】
电路装置及其制造方法以及电路系统


[0001]本专利技术涉及一种电路装置及其制造方法以及电路系统，且特别是涉及一种可挠性电路装置及其制造方法以及电路系统。

技术介绍

[0002]近年来，智能织物以及穿戴装置的技术在工业、民生、休闲、医疗上已广大发展。对于一般的智能织物以及穿戴装置来说，电子组件通常是以硬式模塑与刚性封装的方式来设置于电路板上。因此，当使用者进行连续运动、连续弯曲拉伸等复合动作时，可能导致电路板弯折破裂、电子组件的焊点失效、电子信号失真等问题。

技术实现思路

[0003]本专利技术是针对一种电路装置，其中可挠性电路板具有至少一个镂空(hollow)图案，且可挠性封装材料层设置于所述至少一个镂空图案中。
[0004]本专利技术是针对一种电路装置的制造方法，其用以制造上述的电路装置。
[0005]本专利技术是针对一种电路系统，其包括上述的电路装置。
[0006]根据本专利技术的实施例，电路装置包括可挠性电路板、可挠性封装材料层以及电子组件。所述可挠性电路板具有至少一个镂空图案，其中所述可挠性电路板具有内部区域以及围绕所述内部区域的周边区域，且具有彼此相对的第一表面与第二表面。所述可挠性封装材料层设置于所述至少一个镂空图案中。所述电子组件设置于所述可挠性电路板的所述第一表面上，且与所述可挠性电路板电连接。
[0007]根据本专利技术的实施例，电路装置的制造方法包括以下步骤。提供可挠性电路板。在所述可挠性电路板上形成电子组件。在所述可挠性电路板中形成至少一个镂空图案。在所述镂空图案中填入可挠性封装材料。
[0008]根据本专利技术的实施例，电路系统包括织物基材、电路装置以及导线。所述电路装置设置于所述织物基材上。所述导线设置于所述织物基材上，且与所述电子组件电连接。所述电路装置包括可挠性电路板、可挠性封装材料层以及电子组件。所述可挠性电路板具有至少一个镂空图案，其中所述可挠性电路板具有内部区域以及围绕所述内部区域的周边区域，且具有彼此相对的第一表面与第二表面。所述可挠性封装材料层设置于所述至少一个镂空图案中。所述电子组件设置于所述可挠性电路板的所述第一表面上，且与所述可挠性电路板电连接。
[0009]为让本专利技术能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
[0010]图1A至图1C为本专利技术的第一实施例的电路装置的制造流程上视示意图；
[0011]图2A至图2C为沿图1A至图1C中的A
‑
A剖线的电路装置的制造流程剖面示意图；
[0012]图3为本专利技术的第二实施例的电路装置的上视示意图；
[0013]图4为本专利技术的第三实施例的电路装置的上视示意图；
[0014]图5为本专利技术的第四实施例的电路装置的上视示意图；
[0015]图6A为本专利技术的第五实施例的电路装置的上视示意图；
[0016]图6B为本专利技术的第六实施例的电路装置的上视示意图；
[0017]图7为本专利技术的电路系统的上视示意图；
[0018]图8A、图8B与图8C分别为电路装置结合至织物基材的剖面示意图。
具体实施方式
[0019]下文列举实施例并配合附图来进行详细地说明，但所提供的实施例并非用以限制本专利技术所涵盖的范围。此外，图式仅以说明为目的，并未依照原尺寸作图。为了方便理解，在下述说明中相同的组件将以相同的符号来说明。
[0020]关于文中所使用“包含”、“包括”、“具有”等等用语，均为开放性的用语，也就是指“包含但不限于”。
[0021]当以“第一”、“第二”等的用语来说明组件时，仅用在将这些组件彼此区分，并不限制这些组件的顺序或重要性。因此，在一些情况下，第一组件也可称作第二组件，第二组件也可称作第一组件，且此不偏离本专利技术的范畴。
[0022]此外，在本文中，由“一数值至另一数值”表示的范围是一种避免在说明书中逐一列举所述范围中的所有数值的概要性表示方式。因此，某一特定数值范围的记载涵盖了所述数值范围内的任意数值，以及涵盖由所述数值范围内的任意数值界定出的较小数值范围。
[0023]图1A至图1C为本专利技术的第一实施例的电路装置的制造流程上视示意图。图2A至图2C为沿图1A至图1C中的A
‑
A剖线的电路装置的制造流程剖面示意图。
[0024]同时参照图1A与图2A，提供可挠性电路板100。在本实施例中，可挠性电路板100可具有一般熟知的结构。举例来说，可挠性电路板100可包括绝缘层、设置于绝缘层中的多层线路层、设置于绝缘层的表面处的连接垫以及连接这些线路层与连接垫的导通孔，但本专利技术不以此为限。此外，在本实施例中，可挠性电路板100例如具有介于100MPa至10GPa之间的杨氏系数(Young's modulus)。在图1A与图2A中，为了使附图清楚且便于说明，仅绘示出连接垫，未详细绘示出可挠性电路板100的详细结构。可挠性电路板100具有彼此相对的第一表面100a与第二表面100b。在本实施例中，第一表面100a为用以设置各种电子组件的表面。因此，第一表面100a可称为可挠性电路板100的正面，而第二表面100b则可称为可挠性电路板100的背面。此外，可挠性电路板100包括内部区域100i以及围绕内部区域100i的周边区域100p。在本实施例中，内部区域100i为用以设置主要的电子组件的区域。连接垫101设置于可挠性电路板100的第一表面100a处且位于内部区域100i中，作为外部装置电连接至可挠性电路板100的连接区域。在其他实施例中，视实际的布局需求，连接垫101可位于周边区域100p中。
[0025]然后，可在可挠性电路板100的第二表面100b上设置刚性材料层102。在本实施例中，刚性材料层102可位于对应待设置于第一表面100a上的特定电子组件的位置，以对所述特定电子组件提供抗拉伸与抗弯折等特性，避免所述特定电子组件在可挠性电路板100经受拉伸与弯折时受损。在其他实施例中，刚性材料层102可位于对应待设置于第一表面100a
上的所有电子组件的位置，或者可省略刚性材料层102。此外，在本实施例中，刚性材料层102例如具有大于3GPa的杨氏系数。接着，在可挠性电路板100的第一表面100a上设置电子组件104。电子组件104位于内部区域100i中。此时，刚性材料层102可位于特定的电子组件104的下方，较佳是位于特定的电子组件104的正下方。电子组件104可为感测组件、信号处理组件、信号传输组件、电源等，本专利技术不对此进行限定。可于第一表面100a上设置多个电子组件104，且这些电子组件104彼此串联连接或并联连接，并电连接至可挠性电路板100。
[0026]同时参照图1B与图2B，在可挠性电路板100的周边区域100p中形成镂空图案106。镂空图案106的形成方法例如是对可挠性电路板100进行机械钻孔处理、激光钻孔处理、机械切割处理或激光切割处理。镂空图案106贯穿可挠性电路板100，亦即镂空图案106自第一表面100a延伸至第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路装置，其特征在于，包括：可挠性电路板，具有至少一个镂空图案，其中所述可挠性电路板具有内部区域以及围绕所述内部区域的周边区域，且具有彼此相对的第一表面与第二表面；可挠性封装材料层，设置于所述至少一个镂空图案中；以及电子组件，设置于所述可挠性电路板的所述第一表面上，且与所述可挠性电路板电连接。2.根据权利要求1所述的电路装置，其特征在于，所述至少一个镂空图案位于所述周边区域中。3.根据权利要求2所述的电路装置，其特征在于，所述至少一个镂空图案位于所述可挠性电路板的角落处。4.根据权利要求2所述的电路装置，其特征在于，所述至少一个镂空图案位于所述可挠性电路板的角落处之外的侧边处。5.根据权利要求2所述的电路装置，其特征在于，所述至少一个镂空图案自所述可挠性电路板的边缘延伸至所述内部区域中。6.根据权利要求2所述的电路装置，其特征在于，自所述可挠性电路板上方的俯视方向来看，在所述可挠性电路板的一个侧边处，所述至少一个镂空图案沿所述可挠性电路板的边缘延伸的总长度介于所述侧边的长度的1％至90％之间。7.根据权利要求1所述的电路装置，其特征在于，自所述可挠性电路板上方的俯视方向来看，所述至少一个镂空图案的总面积介于所述可挠性电路板的面积的1％至50％之间。8.根据权利要求1所述的电路装置，其特征在于，所述镂空图案独立地位于所述内部区域中。9.根据权利要求1所述的电路装置，其特征在于，还包括刚性材料层，设置于所述可挠性电路板的所述第二表面上，且位于所述电子组件的下方。10.根据权利要求1所述的电路装置，其特征在于，所述可挠性封装材料层覆盖所述可挠性电路板的所述第一表面。11.根据权利要求1所述的电路装置，其特征在于，还包括封装层，设置于所述可挠性电路板的所述第二表面...

【专利技术属性】
技术研发人员：柯宏宪，吕奕徵，陈恒殷，余皓媁，林德勋，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：