零扩展52比特整数融合乘法加法和减法指令制造技术

本公开总体涉及零扩展52比特整数融合乘法加法和减法指令。一种处理器包括指令集体系结构，其具有指令来对一组52比特整数执行数据并行乘法，以及另外的指令，这些另外的指令额外地对数据并行乘法的中间乘积执行加法或减法。操作的52比特结果然后被零扩展到64比特。法。操作的52比特结果然后被零扩展到64比特。法。操作的52比特结果然后被零扩展到64比特。

【技术实现步骤摘要】
零扩展52比特整数融合乘法加法和减法指令


[0001]本公开总体涉及零扩展52比特整数融合乘法加法和减法指令。

技术介绍

[0002]隐私保护机器学习(privacy
‑
preserving machine learning，PPML)是一个即将到来的趋势，它使得能够在保持数据隐私的同时从数据中学习。PPML技术包括使用安全执行技术、联合学习、安全多方计算以及同态加密(homomorphic encryption，HE)。HE是一种加密形式，它使得能够对加密的数据进行计算。然而，HE方案在计算上是昂贵的。因此，减少HE的计算费用的技术有益于PPML和其他隐私保护分析技术，这些技术使得能够对私密数据执行计算，而不将底层数据暴露给计算设备。

技术实现思路

[0003]根据本公开的第一实施例，提供了一种处理器，包括：第一电路，用于将指令解码成经解码的指令，所述指令指示出第一源操作对象、第二源操作对象以及目的地操作对象；以及第二电路，包括用于执行所述经解码的指令的处理资源，其中，响应于所述经解码的指令，所述处理资源被配本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理器，包括：第一电路，用于将指令解码成经解码的指令，所述指令指示出第一源操作对象、第二源操作对象以及目的地操作对象；以及第二电路，包括用于执行所述经解码的指令的处理资源，其中，响应于所述经解码的指令，所述处理资源被配置为：对所述第一源操作对象和所述第二源操作对象的相应64比特数据元素中的52比特数据值执行按元素乘法，以生成一组中间结果，所述中间结果存储由对所述52比特数据值执行的按元素乘法产生的104比特中间乘积；对于具有第一操作码的经解码的指令，将所述104比特中间乘积的高52比特零扩展到64比特值；对于具有第二操作码的经解码的指令，将所述104比特中间乘积的低52比特零扩展到64比特值；以及将所述64比特值紧缩成紧缩数据类型，并且将所述紧缩数据类型存储在由所述目的地操作对象指定的位置。2.如权利要求1所述的处理器，其中，所述第二电路被配置为执行64比特乘64比特乘法操作以生成包括所述104比特中间乘积的一组128比特数据值。3.如权利要求2所述的处理器，其中，所述第二电路包括所述处理器的整数单元的乘法器电路。4.如权利要求1所述的处理器，其中，所述第二电路被配置为执行52比特乘52比特乘法操作以生成包括所述104比特中间乘积的一组104比特数据值。5.如权利要求4所述的处理器，其中，所述第二电路包括所述处理器的双精度浮点单元的乘法器电路，所述双精度浮点单元被配置为执行52比特乘52比特整数乘法操作。6.如权利要求1所述的处理器，其中，所述第一源操作对象和所述第二源操作对象各自是包括两个64比特数据元素的128比特紧缩数据值，并且指定的目的地位置是128比特向量寄存器。7.如权利要求1所述的处理器，其中，所述第一源操作对象和所述第二源操作对象各自是包括四个64比特数据元素的256比特紧缩数据值，并且指定的目的地位置是256比特向量寄存器。8.如权利要求1所述的处理器，其中，所述第一源操作对象和所述第二源操作对象各自是包括八个64比特数据元素的512比特紧缩数据值，并且指定的目的地位置是512比特向量寄存器。9.如权利要求1至8中任一项所述的处理器，其中，所述处理器是通用处理单元。10.如权利要求1至8中任一项所述的处理器，其中，所述处理器是通用图形处理单元。11.一种处理器，包括：第一电路，用于将指令解码成经解码的指令，所述指令指示出第一源操作对象、第二源操作对象、第三源操作对象以及目的地操作对象；以及第二电路，包括用于执行所述经解码的指令的处理资源，其中，响应于所述经解码的指令，所述处理资源被配置为：对所述第二源操作对象和所述第三源操作对象的相应64比特数据元素中的52比特数
据值执行按元素乘法，以生成一组中间结果，所述中间结果存储由对所述52比特数据值执行的按元素乘法产生的104比特中间乘积；对于具有第一操作码的经解码的指令：将所述104比特中间乘积的高52比特零扩展到第一64比特数据值；对所述第一64比特数据值和所述第一源操作对象的64比特数据元素内的第二64比特数据值执行算术操作；对所述第二64比特数据值的低52比特进行零扩展以生成第三64比特数据值；以及将所述第三64比特数据值紧缩成紧缩数据类型并且将所述紧缩数据类型存储在指定的目的地位置。12.如权利要求11所述的处理器，其中，所述算术操作是减法操作，并且所述第一操作码与52比特乘法
‑
减法指令相关联。13.如权利要求11所述的处理器，其中，所述算术操作是加法操作，并且所述第一操作码与52比特乘法
‑
加法指令相关联。14.如权利要求11所述的处理器，其中，所述第二电路还用于：对于具有第二操作码的经解码的指令：对所述104比特中间乘积的高52比特和所述第一源操作对象的64比特数据元素的低52比特执行算术操作以生成中间值，其中，所述中间值是52比特或53比特中间值；对所述中间值进行零扩展以生成...

【专利技术属性】
技术研发人员：法比安，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：