一种电流调节电路及芯片制造技术

本发明专利技术提供一种电流调节电路及芯片，用于调节DCDC降压电路中电感的电流，调节模块通过采样所述第一驱动信号与所述第二驱动信号并对比电感的电流与电流阈值，输出对应的调节信号，调节信号对电感的电流进行调节；调制模块基于PMOS管的开启电流得到调制信号；控制模块输出与调制信号同相的第一控制信号，及与时钟信号同相的第二控制信号；当电感的电流大于等于电流阈值时，调节信号与调制信号竞争，基于竞争的结果进而对第一控制信号进行调节；当电感的电流小于电流阈值时，由调制信号对第一控制信号进行调节。通过调节模块提高配置属性，降低调节电感峰值电流的操作方式的复杂程度，极大地节约电路面积，具有广泛的适用性。具有广泛的适用性。具有广泛的适用性。

【技术实现步骤摘要】
一种电流调节电路及芯片


[0001]本专利技术涉及电源管理与应用
，特别是涉及一种电流调节电路及芯片。

技术介绍

[0002]现有的DCDC降压电路及芯片，会通过限制调制器件中的误差放大模块输出的信号的电压和加入过流保护器件来实现限制DCDC降压电路及芯片中电感的峰值电流的目的，通常需要在过流保护器件中功率管的宽长比设置为固定值，或者通过熔丝烧铝的方式串联功率管或者并联功率管以设置宽长比，进而应对不同的使用场景。因此，采用传统的限制电感峰值电流的方式操作过程较为复杂、使用的功率管较多、宽长比设置完成后很难再进行重新调整，从而导致电路面积较大，缺乏配置属性以及适用性欠缺。
[0003]应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的
技术介绍
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种电流调节电路及芯片，用于解决现有技术中调节电感峰值电流的方式操作过程过于复杂、电路面积较大、缺乏配置属性的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种电流调节电路，用于调节DCDC降压电路中电感的电流，所述峰值电流调节电路至少包括：调节模块、调制模块及控制模块，其中：
[0006]所述调节模块与第一控制信号、第一驱动信号以及第二驱动信号连接，通过采样所述第一驱动信号与所述第二驱动信号并对比电感的电流与电流阈值，输出对应的调节信号，所述调节信号对电感的电流进行调节，其中，所述第一驱动信号与DCDC降压电路中PMOS管的源极连接；所述第二驱动信号与PMOS管的漏极连接；
[0007]所述调制模块基于PMOS管的开启电流得到所述调制信号；
[0008]所述控制模块与所述调节信号、所述调制信号、所述第一驱动信号以及时钟信号连接，输出与所述调制信号同相的所述第一控制信号，及与所述时钟信号同相的第二控制信号，其中，所述第一控制信号用于控制PMOS管的开启与关断；所述第二控制信号用于控制DCDC降压电路中NMOS管的开启与关断；当电感的电流大于等于所述电流阈值时，所述调节信号与所述调制信号竞争，基于竞争的结果进而对所述第一控制信号进行调节；当电感的电流小于所述电流阈值时，由所述调制信号对所述第一控制信号进行调节。
[0009]可选地，所述调节模块包括第一调节单元与第二调节单元，其中：所述第一调节单元与所述第一控制信号、所述第一驱动信号、所述第二驱动信号以及参考信号连接，输出所述调节信号；所述第二调节单元连接于参考地与所述第一调节单元之间。
[0010]可选地，所述第一调节单元包括功率调节子单元与时序调节子单元，其中：所述功
率调节子单元的输入端与所述第一驱动信号、所述第二驱动信号以及所述参考信号连接；所述时序调节子单元的输入端与所述第一控制信号以及所述功率调节子单元的输出端连接，生成所述调节信号。
[0011]可选地，所述功率调节子单元包括：第一NMOS功率管、第二NMOS功率管、第三NMOS功率管、第四NMOS功率管、第五NMOS功率管、第六NMOS功率管、第七NMOS功率管、第一PMOS功率管、第二PMOS功率管、第三PMOS功率管、第四PMOS功率管、第五PMOS功率管、第六PMOS功率管、第七PMOS功率管、第八PMOS功率管、第九PMOS功率管、第十PMOS功率管、第十一PMOS功率管、第十二PMOS功率管、第一电阻、第二电阻、第三电阻、第四电阻以及电流源，其中：
[0012]所述第三电阻的第一端与所述第一驱动信号连接；所述第一PMOS功率管的源极与所述第三电阻的第二端连接，所述第一PMOS功率管的栅极与功率地连接，其中，功率地与DCDC降压电路中NMOS管的源极连接；所述第三PMOS功率管的源极与所述第一PMOS功率管的漏极连接，所述第三PMOS功率管的栅极与所述第一PMOS功率管的栅极连接；所述第四PMOS功率管的源极与所述第三PMOS功率管的漏极连接；所述第一电阻连接于所述第四PMOS功率管的漏极与参考地之间；
[0013]所述第四电阻的第一端与所述第二驱动信号连接；所述第二PMOS功率管的源极与所述第四电阻的第二端连接，所述第二PMOS功率管的栅极与功率地连接；所述第五PMOS功率管的源极与所述第二PMOS功率管的漏极连接，所述第五PMOS功率管的栅极与所述第四PMOS功率管的栅极连接；所述第二电阻连接于所述第五PMOS功率管的漏极与参考地之间；
[0014]所述电流源的第一端与工作电压连接；所述第一NMOS功率管的漏极与所述电流源的第二端连接，所述第一NMOS功率管的栅极与所述第一NMOS功率管的漏极连接，所述第一NMOS功率管的源极与参考地连接；所述第六PMOS功率管的源极与所述第三PMOS功率管的漏极连接，所述第六PMOS功率管的栅极与所述第四PMOS功率管的栅极连接，所述第六PMOS功率管的漏极与栅极连接；所述第二NMOS功率管的漏极与所述第六PMOS功率管的漏极连接，所述第二NMOS功率管的栅极与所述第一NMOS功率管的栅极连接，所述第二NMOS功率管的源极与参考地连接；
[0015]所述第七PMOS功率管的源极与工作电压连接，所述第七PMOS功率管的栅极与漏极连接；所述第三NMOS功率管的漏极与所述第七PMOS功率管的漏极连接，所述第三NMOS功率管的栅极与所述第二NMOS功率管的栅极连接，所述第三NMOS功率管的源极与参考地连接；所述第八PMOS功率管的源极与工作电压连接，所述第八PMOS功率管的栅极与所述第七PMOS功率管的栅极连接；所述第九PMOS功率管的源极与所述第八PMOS功率管的漏极连接，所述第九PMOS功率管的栅极与所述参考信号连接；所述第四NMOS功率管的漏极与栅极连接，所述第四NMOS功率管的源极与参考地连接；所述第十PMOS功率管的源极与所述第八PMOS功率管的漏极连接，所述第十PMOS功率管的栅极与所述第二调节单元连接；所述第五NMOS功率管的漏极与所述第十PMOS功率管的漏极连接，所述第五NMOS功率管的栅极与所述第四NMOS功率管的栅极连接，所述第五NMOS功率管的源极与参考地连接；
[0016]所述第十一PMOS功率管的源极与工作电压连接，所述第十一PMOS功率管的栅极与漏极连接；所述第六NMOS功率管的漏极与所述第十一PMOS功率管的漏极连接，所述第六NMOS功率管的栅极与所述第五NMOS功率管的漏极连接，所述第六NMOS功率管的源极与所述第二调节单元连接；所述第十二PMOS功率管的源极与工作电压连接，所述第十二PMOS功率
管的栅极与所述第十一PMOS功率管的栅极连接，所述第十二PMOS功率管的漏极与所述第四PMOS功率管的漏极连接；所述第七NMOS功率管的漏极与所述第十二PMOS功率管的漏极连接，所述第七NMOS功率管的源极与参考地连接。
[0017]可选地，所述第一电阻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电流调节电路，用于调节DCDC降压电路中电感的电流，其特征在于，所述峰值电流调节电路至少包括：调节模块、调制模块及控制模块，其中：所述调节模块与第一控制信号、第一驱动信号以及第二驱动信号连接，通过采样所述第一驱动信号与所述第二驱动信号并对比电感的电流与电流阈值，输出对应的调节信号，所述调节信号对电感的电流进行调节，其中，所述第一驱动信号与DCDC降压电路中PMOS管的源极连接；所述第二驱动信号与PMOS管的漏极连接；所述调制模块基于PMOS管的开启电流得到所述调制信号；所述控制模块与所述调节信号、所述调制信号、所述第一驱动信号以及时钟信号连接，输出与所述调制信号同相的所述第一控制信号，及与所述时钟信号同相的第二控制信号，其中，所述第一控制信号用于控制PMOS管的开启与关断；所述第二控制信号用于控制DCDC降压电路中NMOS管的开启与关断；当电感的电流大于等于所述电流阈值时，所述调节信号与所述调制信号竞争，基于竞争的结果进而对所述第一控制信号进行调节；当电感的电流小于所述电流阈值时，由所述调制信号对所述第一控制信号进行调节。2.根据权利要求1所述的电流调节电路，其特征在于：所述调节模块包括第一调节单元与第二调节单元，其中：所述第一调节单元与所述第一控制信号、所述第一驱动信号、所述第二驱动信号以及参考信号连接，输出所述调节信号；所述第二调节单元连接于参考地与所述第一调节单元之间。3.根据权利要求2所述的电流调节电路，其特征在于：所述第一调节单元包括功率调节子单元与时序调节子单元，其中：所述功率调节子单元的输入端与所述第一驱动信号、所述第二驱动信号以及所述参考信号连接；所述时序调节子单元的输入端与所述第一控制信号以及所述功率调节子单元的输出端连接，生成所述调节信号。4.根据权利要求3所述的电流调节电路，其特征在于：所述功率调节子单元包括：第一NMOS功率管、第二NMOS功率管、第三NMOS功率管、第四NMOS功率管、第五NMOS功率管、第六NMOS功率管、第七NMOS功率管、第一PMOS功率管、第二PMOS功率管、第三PMOS功率管、第四PMOS功率管、第五PMOS功率管、第六PMOS功率管、第七PMOS功率管、第八PMOS功率管、第九PMOS功率管、第十PMOS功率管、第十一PMOS功率管、第十二PMOS功率管、第一电阻、第二电阻、第三电阻、第四电阻以及电流源，其中：所述第三电阻的第一端与所述第一驱动信号连接；所述第一PMOS功率管的源极与所述第三电阻的第二端连接，所述第一PMOS功率管的栅极与功率地连接，其中，功率地与DCDC降压电路中NMOS管的源极连接；所述第三PMOS功率管的源极与所述第一PMOS功率管的漏极连接，所述第三PMOS功率管的栅极与所述第一PMOS功率管的栅极连接；所述第四PMOS功率管的源极与所述第三PMOS功率管的漏极连接；所述第一电阻连接于所述第四PMOS功率管的漏极与参考地之间；所述第四电阻的第一端与所述第二驱动信号连接；所述第二PMOS功率管的源极与所述第四电阻的第二端连接，所述第二PMOS功率管的栅极与功率地连接；所述第五PMOS功率管的源极与所述第二PMOS功率管的漏极连接，所述第五PMOS功率管的栅极与所述第四PMOS功率管的栅极连接；所述第二电阻连接于所述第五PMOS功率管的漏极与参考地之间；所述电流源的第一端与工作电压连接；所述第一NMOS功率管的漏极与所述电流源的第二端连接，所述第一NMOS功率管的栅极与所述第一NMOS功率管的漏极连接，所述第一NMOS
功率管的源极与参考地连接；所述第六PMOS功率管的源极与所述第三PMOS功率管的漏极连接，所述第六PMOS功率管的栅极与所述第四PMOS功率管的栅极连接，所述第六PMOS功率管的漏极与栅极连接；所述第二NMOS功率管的漏极与所述第六PMOS功率管的漏极连接，所述第二NMOS功率管的栅极与所述第一NMOS功率管的栅极连接，所述第二NMOS功率管的源极与参考地连接；所述第七PMOS功率管的源极与工作电压连接，所述第七PMOS功率管的栅极与漏极连接；所述第三NMOS功率管的漏极与所述第七PMOS功率管的漏极连接，所述第三NMOS功率管的栅极与所述第二NMOS功率管的栅极连接，所述第三NMOS功率管的源极与参考地连接；所述第八PMOS功率管的源极与工作电压连...

【专利技术属性】
技术研发人员：金楠，王冬峰，霍晓强，马丙乾，
申请(专利权)人：无锡麟聚半导体科技有限公司，
类型：发明
国别省市：