本发明专利技术涉及集成芯片技术领域，公开了一种芯片配置方法、装置、设备及介质，包括：将待配置模块划分为至少两个串行配置结构；确定串行配置结构中的待配置模块的配置数据，将配置数据写入配置缓存模块；配置缓存模块通过广播总线矩阵发送配置数据至待配置模块，对待配置模块进行配置；广播总线矩阵向配置缓存模块返回写响应，以使配置缓存模块能够继续向待配置模块发送配置数据。提升了芯片配置的效率。提升了芯片配置的效率。提升了芯片配置的效率。
【技术实现步骤摘要】
芯片配置方法、装置、设备及介质
[0001]本专利技术涉及芯片集成
，尤其涉及一种芯片配置方法、装置、设备及介质。
技术介绍
[0002]随着集成电路技术的发展，芯片的性能和功能随着电路集成能力的增强而增强。在芯片投入使用前，需要对芯片进行功能配置等集成工作。
[0003]随着如今来越远。例如大型交换集成电路规模越来越大，一颗芯片上集成的模块越来越多，它们物理上的距离也越机芯片，动辄几亿门的规模并且集成几十甚至几百个物理上分开的模块。在芯片工作前需要对全芯片进行初始化配置，且不同的工作场景下初始化配置的值也是不同的，这样就需要对大量的地址进行写操作。而在芯片工作过程中如果部分模块出现错误情况也可能需要对某一批模块进行重新初始化配置，同样也需要对大量的地址进行写操作。
[0004]配置的方式就是CPU对各模块内部寄存器或者存储器进行写操作。
[0005]一种方法是片上CPU或者上位机对每个地址进行直接地写操作，由于大多数模块的物理距离都比较远，不考虑CPU取指等方面的延迟，假如平均每个地址从CPU发出写操作到写完成需要20个时钟，总共100个模块需要配置且平均每个模块有1000个寄存器需要配置，总共至少需要20x100x1000＝2_000_000个时钟才能配置完成。这里只考虑了寄存器的配置，实际上在交换机上还有很多模块需要对储存器进行初始化，而储存器的容量比寄存器要大好几个数量级，这样配置一轮的时间就更加长了。
[0006]因此，如何对芯片进行配置以降低芯片配置的复杂度及难度是值得考虑的技术问题之一。
技术实现思路
[0007]本专利技术提供一种芯片配置方法、装置、计算机设备及介质。
[0008]第一方面，提供了一种芯片配置方法，包括：
[0009]将待配置模块划分为至少两个串行配置结构；
[0010]确定所述串行配置结构中的待配置模块的配置数据，将所述配置数据写入配置缓存模块；
[0011]所述配置缓存模块通过广播总线矩阵发送所述配置数据至所述待配置模块，对所述待配置模块进行配置；
[0012]所述广播总线矩阵向所述配置缓存模块返回写响应，以使所述配置缓存模块能够继续向所述待配置模块发送配置数据。
[0013]在一些实施例中，所述将待配置模块划分为至少两个串行配置结构，包括：
[0014]向用户展示串行配置结构的配置界面；
[0015]将用户选择的待配置模块中属于同一类型的划分为一组；
[0016]根据分组限制规则，将属于同一组的待配置模块划分为至少两个串行配置结构。
[0017]在一些实施例中，所述将用户选择的待配置模块中属于同一类型的划分为一组，包括：
[0018]按照预设分类规则将同一类型且配置数据重合率大于第一预设阈值的待配置模块划分为同一组。
[0019]在一些实施例中，所述分组限制规则包括：
[0020]同一组的待配置模块划分的各所述串行配置结构包含的待配置模块的数量相同。
[0021]在一些实施例中，所述分组限制规则包括：
[0022]至少两个串行配置结构能够组成关联关系，其中，第一串行配置结构和第二串行配置结构为关联关系，则所述第一串行配置结构中至少一个待配置模块的与所述第二串行配置结构中的待配置模块是关联关系，关联关系的待配置模块在各自的串行配置结构中的排序位置相同，且配置数据重合率大于第二预设阈值。
[0023]在一些实施例中，所述确定所述串行配置结构中的待配置模块的配置数据，将所述配置数据写入配置缓存模块，包括：
[0024]获取一串行配置结构中的待配置模块的第一配置数据，将所述第一配置数据写入所述配置缓存模块；
[0025]对所述第一配置数据进行复制，写入所述配置缓存模块，得到与所述串行配置结构有关联关系的串行配置结构的配置数据。
[0026]在一些实施例中，所述配置缓存模块通过广播总线矩阵发送所述配置数据至所述待配置模块，包括：
[0027]所述配置缓存模块通过广播总线矩阵以预设的写命令周期将所述配置数据发送至所述待配置模块。
[0028]第二方面，提供了一种芯片配置装置，包括：
[0029]分组单元，用于将待配置模块划分为至少两个串行配置结构；
[0030]生成单元，用于确定所述串行配置结构中的待配置模块的配置数据，将所述配置数据写入配置缓存模块；
[0031]配置单元，用于所述配置缓存模块通过广播总线矩阵发送所述配置数据至所述待配置模块，对所述待配置模块进行配置；
[0032]响应单元，用于所述广播总线矩阵向所述配置缓存模块返回写响应，以使所述配置缓存模块能够继续向所述待配置模块发送配置数据。
[0033]第三方面，提供了一种计算机设备，包括存储器、处理器以及存储在存储器中并可在处理器上运行的计算机程序，处理器执行计算机程序时实现上述芯片配置方法的步骤。
[0034]第四方面，提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现上述芯片配置方法的步骤。
[0035]上述芯片配置方法、装置、计算机设备及存储介质所实现的方案中，可以通过将待配置模块划分为至少两个串行配置结构；确定串行配置结构中的待配置模块的配置数据，将配置数据写入配置缓存模块；配置缓存模块通过广播总线矩阵发送配置数据至待配置模块，对待配置模块进行配置；广播总线矩阵向配置缓存模块返回写响应，以使配置缓存模块能够继续向待配置模块发送配置数据。在本专利技术中，增加了一个额外的模式，广播模式，在这个模式下响应在命令送出BUS Matrix【ARM的BUS Matrix就是多主(Core，DMA等)，多从
(内部RAM，APB，外部总线等)的交联和仲裁。目的是为了提高不同主机访问不同外设情况下的带宽，另外一个就是简化Bus Master的协议设计。】后由BUS Matrix产生并回给DMA通道，这样大大加速了配置流程。
附图说明
[0036]为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0037]图1是本专利技术一实施例中芯片配置方法的一应用环境示意图；
[0038]图2是本专利技术一实施例中芯片配置方法的一流程示意图；
[0039]图3是本专利技术一实施例中芯片配置方法的一流程示意图；
[0040]图4是本专利技术一实施例中芯片配置方法的一流程示意图；
[0041]图5是本专利技术一实施例中芯片配置装置的一结构示意图；
[0042]图6是本专利技术一实施例中计算机设备的一结构示意图；
[0043]图7是本专利技术一实施例中计算机设备的另一结构示意图。
具体实施方式
[0044]下面将结合本专利技术实本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种芯片配置方法，其特征在于，包括：将待配置模块划分为至少两个串行配置结构；确定所述串行配置结构中的待配置模块的配置数据，将所述配置数据写入配置缓存模块；所述配置缓存模块通过广播总线矩阵发送所述配置数据至所述待配置模块，对所述待配置模块进行配置；所述广播总线矩阵向所述配置缓存模块返回写响应，以使所述配置缓存模块能够继续向所述待配置模块发送配置数据。2.如权利要求1所述的芯片配置方法，其特征在于，所述将待配置模块划分为至少两个串行配置结构，包括：向用户展示串行配置结构的配置界面；将用户选择的待配置模块中属于同一类型的划分为一组；根据分组限制规则，将属于同一组的待配置模块划分为至少两个串行配置结构。3.如权利要求2所述的芯片配置方法，其特征在于，所述将用户选择的待配置模块中属于同一类型的划分为一组，包括：按照预设分类规则将同一类型且配置数据重合率大于第一预设阈值的待配置模块划分为同一组。4.如权利要求2所述的芯片配置方法，其特征在于，所述分组限制规则包括：同一组的待配置模块划分的各所述串行配置结构包含的待配置模块的数量相同。5.如权利要求2所述的芯片配置方法，其特征在于，所述分组限制规则包括：至少两个串行配置结构能够组成关联关系，其中，第一串行配置结构和第二串行配置结构为关联关系，则所述第一串行配置结构中至少一个待配置模块的与所述第二串行配置结构中的待配置模块是关联关系，关联关系的待配置模块在各自的串行配置结构中的排序位置相同，且配置数据重合率大于第二预设阈值。6.如权利要求5所述...
【专利技术属性】
技术研发人员：周开林，
申请(专利权)人：篆芯半导体南京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。