用于准备跟踪数据的系统和方法技术方案

本公开的实施例涉及用于准备跟踪数据的系统和方法。跟踪数据准备电路包括：过滤电路，用于接收被跟踪存储器写入数据，以及先进先出缓冲器，与过滤电路耦接以接收由过滤电路过滤的被选择的存储器写入数据。该跟踪数据准备电路还包括数据压缩电路，该数据压缩电路用于向将被选择的存储写入数据进行归组的封装电路提供封装数据。提供封装数据。提供封装数据。

【技术实现步骤摘要】
用于准备跟踪数据的系统和方法


[0001]本专利技术总体涉及用于提供跟踪数据的系统和方法。

技术介绍

[0002]追踪针对片上系统或其他设备的组件的处理步骤往往是有利的。然而，捕获跟踪数据可能严重占用系统的资源，从而给生成综合数据带来许多挑战。需要能更有效地提供跟踪数据的系统、设备和方法，以满足准备综合数据准备的需求。

技术实现思路

[0003]根据实施例，一种用于提供经过滤的跟踪数据的系统包括：处理器；静态随机存取存储器(SRAM)控制器；第一数据准备电路，与处理器耦接以接收来自处理器的被跟踪存储器写入数据，该第一数据准备电路被配置为从被选择的被跟踪存储器写入数据过滤未被选择的被跟踪存储器写入数据；第二数据准备电路，与SRAM控制器耦接以接收来自SRAM控制器的被跟踪存储器写入数据，该第二数据准备电路被配置为从被选择的被跟踪存储器写入数据过滤未被选择的被跟踪存储器写入数据；数据收集网络，被配置为从第一数据准备电路接收被选择的被跟踪存储器写入数据，并从第二数据准备电路接收被选择的被跟踪存储器写入数据；以及输出接口，与数据收集网络耦接以输出来自第一数据准备电路的被选择的被跟踪存储器写入数据和来自第二数据准备电路的被选择的被跟踪存储器写入数据。
[0004]根据实施例，系统还包括，其中处理器包括紧密耦接存储器，并且来自处理器的被跟踪存储器写入数据与针对紧密耦接存储器的存储器写入数据操作相对应。
[0005]根据实施例，系统还包括，其中SRAM控制器与对应的处理器或非处理器主机通信，并且来自SRAM控制器的被跟踪存储器写入数据针对由处理器或非处理器主机访问的存储器的存储器写入数据操作相对应。
[0006]根据实施例，系统还包括，其中来自处理器的被跟踪存储器写入数据包括寻址位、数据位和控制位，并且来自SRAM控制器的被跟踪存储器写入数据包括寻址位、数据位和控制位。
[0007]根据实施例，该系统还包括，其中第一数据准备电路被配置为基于被选择的存储器位置的映射来标识来自处理器的被跟踪存储器写入数据的被选择的被跟踪存储器写入数据。
[0008]根据实施例，该系统还包括，其中第二数据准备电路被配置为基于被选择的存储器位置的映射来标识来自SRAM控制器的被跟踪存储器写入数据的被选择的存储器写入数据。
[0009]根据实施例，该系统还包括，其中第一数据准备电路包括：过滤电路，用于从被选择的被跟踪存储器写入数据过滤未被选择的被跟踪存储器写入数据；以及先进先出缓冲器，用于存储被选择的被跟踪存储器写入数据。
[0010]根据实施例，该系统还包括，其中第一数据准备电路被配置为响应于先进先出缓
冲器达到满容量而使被提供到处理器的背压信号生效。
[0011]根据实施例，系统还包括，其中第一数据准备电路包括数据压缩电路，该数据压缩电路被配置为标识被选择的被跟踪存储器写入数据的数据包，并向第一数据准备电路的数据封装电路提供封装数据，以将被选择的被跟踪存储器写入数据归组到具有地址和控制信息的数据包中。
[0012]根据实施例，系统还包括，其中第一数据准备电路还包括时间戳电路，该时间戳电路被配置为向数据包添加时间戳。
[0013]根据实施例，该系统还包括与数据封装电路耦接的探寻(trace
‑
out)控制器，该探寻控制器用于接收数据包并将其提供给数据收集网络。
[0014]根据实施例，一种用于过滤跟踪数据的方法包括：接收被跟踪存储器写入数据；标识被选择的存储器写入数据；将被选择的存储器写入数据封装到数据包中；以及将数据包输出到开发工具。
[0015]根据实施例，该方法还包括将数据包转换成用于输出的标准格式。
[0016]根据实施例，该方法还包括，其中标识被选择的被跟踪存储器写入数据包括选择针对被选择的存储器位置的存储器写入数据。
[0017]根据实施例，该方法还包括，其中被跟踪存储器写入数据包括地址位、数据位和控制位。
[0018]根据实施例，该方法还包括，其中被选择的存储器写入数据被封装成具有控制字节的数据包。
[0019]根据实施例，该方法还包括，分析被选择的存储器写入数据以确定如何封装被选择的存储器写入数据。
[0020]根据实施例，该方法还包括，其中分析被选择的存储器写入数据包括确定被选择的存储器写入数据是否与指向连续地址、指向不连续地址以及属于相同类型的存储器写入数据操作相对应。
[0021]根据实施例，一种跟踪数据准备电路，包括：过滤电路，被配置为接收被跟踪存储器写入数据；先进先出缓冲器，与过滤电路耦接以接收由过滤电路过滤的被选择的存储器写入数据；数据压缩电路，与先进先出缓冲器耦接，被配置为基于被选择的存储器写入数据的内容来提供封装数据；封装电路，被配置为基于封装数据将被选择的存储器写入数据归组到数据包中；以及输出控制器，被配置为从封装电路接收数据包并将数据包转换成标准协议格式。
[0022]根据实施例，跟踪数据准备电路包括时间戳电路，该时间戳电路被配置为将时间戳添加到每第n个数据包，n是整数。
[0023]根据实施例，跟踪数据准备电路还包括，其中用于封装电路的输出总线被配置为每周期比用于封装电路的输入总线发送更多的位。
[0024]根据实施例，跟踪数据准备电路还包括，其中由过滤电路接收到的被跟踪存储器写入数据包括寻址位、数据位和控制位。
[0025]根据实施例，跟踪数据准备电路还包括，其中过滤电路包括用于接收寻址位的地址输入、用于接收数据位的数据输入、用于接收控制位的控制输入、用于提供寻址位的寻址输出、用于提供数据位的数据输出以及用于提供控制位的控制输出。
[0026]根据实施例，跟踪数据准备电路还包括用于接收来自过滤电路的寻址位、来自过滤电路的数据位以及来自过滤电路的控制位的级联电路，该级联电路被配置为级联寻址位、数据位和控制位，并将它们提供给先进先出缓冲器。
附图说明
[0027]为了更完整地理解本专利技术及其优点，现在对结合附图的以下描述进行参考，其中：
[0028]图1描绘了与实施例一致的提供经过滤的跟踪数据的系统；
[0029]图2描绘了与实施例一致的提供经过滤的跟踪数据的系统；
[0030]图3描绘了与实施例一致的跟踪数据准备电路；以及
[0031]图4描绘了与实施例一致的提供经过滤的跟踪数据的方法的流程图。
具体实施方式
[0032]片上系统(“SoC”)被用于各种各样的应用中。在SoC的生命周期的不同阶段，使用外部工具测试其性能可能是有利的。这种测试可能针对许多不同类型的过程而发生，包括但不限于校准、诊断和开发。外部工具可以被用于跟踪在SoC执行功能时的操作期间在内部发生的不同执行步骤。使用此信息，设计者可以发现可能对执行产生不利影响的潜在问题。因此，数据跟踪可以向设计者、技术人员或其他人提供了解SoC的内部操作的窗口，这有助于设计者、技术人员或其他人改进、调试、校准或修复潜在问本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于提供经过滤的跟踪数据的系统，所述系统包括：处理器；静态随机存取存储器SRAM控制器；第一数据准备电路，与所述处理器耦接以接收来自所述处理器的被跟踪存储器写入数据，所述第一数据准备电路被配置为从被选择的被跟踪存储器写入数据过滤未被选择的被跟踪存储器写入数据；第二数据准备电路，与所述SRAM控制器耦接以接收来自所述SRAM控制器的被跟踪存储器写入数据，所述第二数据准备电路被配置为从被选择的被跟踪存储器写入数据过滤未被选择的被跟踪存储器写入数据；数据收集网络，被配置为从所述第一数据准备电路接收所述被选择的被跟踪存储器写入数据，并从所述第二数据准备电路接收所述被选择的被跟踪存储器写入数据；以及输出接口，与所述数据收集网络耦接以输出来自所述第一数据准备电路的所述被选择的被跟踪存储器写入数据和来自所述第二数据准备电路的所述被选择的被跟踪存储器写入数据。2.根据权利要求1所述的系统，其中所述处理器包括紧密耦接存储器，并且来自所述处理器的所述被跟踪存储器写入数据与针对所述紧密耦接存储器的存储器写入数据操作相对应。3.根据权利要求1所述的系统，其中所述SRAM控制器与对应的处理器或非处理器主机通信，并且来自所述SRAM控制器的所述被跟踪存储器写入数据与针对可由所述处理器或所述非处理器主机访问的存储器的存储器写入数据操作相对应。4.根据权利要求1所述的系统，其中来自所述处理器的所述被跟踪存储器写入数据包括寻址位、数据位和控制位，并且来自所述SRAM控制器的所述被跟踪存储器写入数据包括寻址位、数据位和控制位。5.根据权利要求1所述的系统，其中所述第一数据准备电路被配置为基于被选择的存储器位置的映射来标识来自所述处理器的所述被跟踪存储器写入数据的所述被选择的被跟踪存储器写入数据。6.根据权利要求1所述的系统，其中所述第二数据准备电路被配置为基于被选择的存储器位置的映射来标识来自所述SRAM控制器的所述被跟踪存储器写入数据的所述被选择的存储器写入数据。7.根据权利要求1所述的系统，其中所述第一数据准备电路包括：过滤电路，用于从所述被选择的被跟踪存储器写入数据过滤所述未被选择的被跟踪存储器写入数据；以及先进先出缓冲器，用于存储所述被选择的被跟踪存储器写入数据。8.根据权利要求7所述的系统，其中所述第一数据准备电路被配置为响应于所述先进先出缓冲器达到满容量而使被提供到所述处理器的背压信号生效。9.根据权利要求7所述的系统，其中所述第一数据准备电路包括数据压缩电路，所述数据压缩电路被配置为标识被选择的被跟踪存储器写入数据的数据包，并向所述第一数据准备电路的数据封装电路提供封装数据，以将所述被选择的被跟踪存储器写入数据归组到具有地址和控制信息的数据包中。10.根据权利要求9所述的系统，其中所述第一数据准备电路还包括时...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：意法半导体应用有限公司意法半导体国际有限公司，
类型：发明
国别省市：