处理系统、相关集成电路、设备和方法技术方案

本公开的实施例涉及处理系统、相关集成电路、设备和方法。在一实施例中，处理系统包括：多个存储元件，每个存储元件包括锁存器或触发器且被配置为接收包括数据位的写入请求并将所接收的数据位存储到锁存器或触发器；非易失性存储器，其被配置为存储多个存储元件的数据位；硬件配置电路，其被配置为从非易失性存储器读取数据位并生成写入请求以便将数据位存储到存储元件；以及硬件电路，其被配置为依据存储到多个存储元件的第一存储元件的锁存器或触发器的逻辑电平而改变操作。其中，第一存储元件包括另一锁存器或另一触发器，并且被配置为响应于写请求将所接收的数据位的反相版本存储到另一锁存器或另一触发器。本存储到另一锁存器或另一触发器。本存储到另一锁存器或另一触发器。

【技术实现步骤摘要】
处理系统、相关集成电路、设备和方法
[0001]相关申请的交叉引用
[0002]本申请要求2021年11月30日提交的意大利专利申请No.102021000030332的权益，该申请在此引入作为参考。


[0003]本专利技术的实施例涉及保护处理系统不受寄存器修改的影响。

技术介绍

[0004]图1示出了典型的电子系统，例如车辆的电子系统，包括多个处理系统10，例如嵌入式系统或集成电路，例如现场可编程门阵列(FPGA)，数字信号处理器(DSP)或微控制器(例如专用于汽车市场)。
[0005]例如，在图1中示出了通过适当的通信系统20连接的三个处理系统101，102和103。例如，通信系统可以包括经由网关连接到车辆控制总线的车辆控制总线，例如控制器区域网络(CAN)总线，以及可能的多媒体总线，例如面向媒体的系统传输(MOST)总线。通常，处理系统10位于车辆的不同位置，并且可以包括例如发动机控制单元，变速器控制单元(TCU)，防抱死制动系统(ABS)，车身控制模块(BCM)和/或导航和/或多媒体音频系统。因此，一个或多个处理本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理系统，包括：多个存储元件，每个存储元件包括锁存器或触发器，并且每个存储元件被配置为接收包括数据位的写入请求并且将所接收的数据位存储到所述锁存器或所述触发器；非易失性存储器，其被配置为存储用于所述多个存储元件的数据位；硬件配置电路，其被配置为从所述非易失性存储器读取数据位并且生成写入请求以将所述数据位存储到所述存储元件；以及硬件电路，其被配置为依据存储到所述多个存储元件中的第一存储元件的锁存器或触发器的逻辑电平而改变操作，其中所述第一存储元件包括另一锁存器或另一触发器，并且所述另一锁存器或所述另一触发器被配置为响应于所述写入请求而将所接收的数据位的反相版本存储到所述另一锁存器或所述另一触发器，其中所述第一存储元件包括组合逻辑电路，其被配置为：将存储到所述第一存储元件的所述锁存器或所述触发器的逻辑电平与存储到所述第一存储元件的所述另一锁存器或所述另一触发器的逻辑电平进行比较，当逻辑电平不同时解除断言与所述第一存储元件相关联的第一篡改信号，并且当逻辑电平相同时断言所述第一篡改信号，并且其中所述硬件电路进一步被配置为根据所述第一篡改信号而改变操作。2.根据权利要求1所述的处理系统，进一步包括：微处理器，被配置为提供控制命令以控制所述硬件电路的操作，其中所述硬件电路包括保护电路，所述保护电路被配置为：接收所述控制命令，以及依据存储在所述第一存储元件的所述锁存器或所述触发器中的逻辑电平和所述第一篡改信号来选择性地执行所述控制命令。3.根据权利要求2所述的处理系统，其中所述保护电路被配置为：当所述第一存储元件的所述锁存器或所述触发器存储第一逻辑电平、并且所述第一篡改信号被解除断言时执行所述控制命令，并且当所述第一存储元件的所述锁存器或所述触发器存储第二逻辑电平、或所述第一篡改信号被断言时抑制所述控制命令的执行。4.根据权利要求2所述的处理系统，其中所述保护电路被配置为依据控制信号选择性地执行所述控制命令，并且其中所述硬件电路包括组合逻辑电路，所述组合逻辑电路被配置为：确定所述第一篡改信号是否被断言，响应于确定所述第一篡改信号被解除断言，将第一控制信号设置为存储在所述第一存储元件的所述锁存器或所述触发器中的逻辑值，并且响应于确定所述第一篡改信号被断言，将所述第一控制信号设置为预定的篡改值。5.根据权利要求2所述的处理系统，其中所述保护电路被配置为依据控制信号而选择性地执行所述控制命令，并且其中所述第一存储元件包括组合逻辑电路，所述组合逻辑电路被配置为：确定所述第一篡改信号是否被断言，
响应于确定所述第一篡改信号被解除断言，将第一控制信号设置为存储在所述第一存储元件的所述锁存器或所述触发器中的逻辑值，并且响应于确定所述第一篡改信号被断言，将所述第一控制信号设置为预定的篡改值。6.根据权利要求2所述的处理系统，其中所述保护电路被配置为管理对多个子电路和/或存储器区域的存取，其中至少相应的第一存储元件与每个子电路和/或存储器区域相关联，并且其中所述保护电路被配置为由多个第一存储元件提供的所述第一篡改信号中的至少一个第一篡改信号被断言时抑制所述控制命令的执行。7.根据权利要求2所述的处理系统，其中所述保护电路被配置为当重写信号被断言时执行所述控制命令，并且其中所述硬件电路包括密码验证电路，所述密码验证电路被配置为：从所述微处理器接收密码验证命令，所述密码验证命令包括密码，将所述密码与参考密钥进行比较，所述参考密钥依据存储到所述多个存储元件的多个第二存储元件的锁存器或触发器的逻辑电平来确定，以及当所述密码对应于所述参考密钥时断言所述重写信号。8.根据权利要求7所述的处理系统，其中所述第二存储元件中的每个第二存储元件包括另一锁存器或另一触发器以及组合逻辑电路，所述组...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：意法半导体应用有限公司意法半导体国际有限公司，
类型：发明
国别省市：