具有增强特性的光电二极管器件制造技术

一种光电二极管器件(1)包括具有主表面(3)的半导体衬底(2)，所述半导体衬底(2)具有第一导电类型。所述主表面(3)包括用于电磁辐射的至少一个入射区域(4)。在所述衬底(2)的主表面(3)布置有第二导电类型的多个掺杂阱(5)，第二导电类型与第一导电类型相反。所述掺杂阱(5)和衬底(2)是可电接触的。所述掺杂阱(5)沿所述至少一个入射区域(4)的周边布置，使得所述入射区域(4)的中心区(6)没有掺杂阱(5)。述入射区域(4)的中心区(6)没有掺杂阱(5)。述入射区域(4)的中心区(6)没有掺杂阱(5)。

【技术实现步骤摘要】
【国外来华专利技术】具有增强特性的光电二极管器件
[0001]本专利技术涉及一种光电二极管器件和一种光电子系统。

技术介绍

[0002]针对具有高灵敏度和光谱响应度的光电检测器的需求不断增加，因此光电检测器需要低漏电流。尤其是对于根据标准CMOS技术制造的光电检测器，其工作原理是使用光电二极管将光强度转换为光电流或电压。电磁辐射进入光电二极管衬底并产生由相应的端子收集的电荷载流子。
[0003]通常，光电二极管由衬底中的pn结形成，其中连接到n型部件的电端子形成阴极，连接到p型部件的电端子形成阳极。pn结固有地具有结电容，这就是为什么在常规的光电二极管器件中可能会出现漏电流。
[0004]此外，电磁辐射的穿透深度取决于其波长。短波长光，特别是蓝色波长范围内的光，只能穿透衬底几纳米。所产生的电荷载流子，还有朝向衬底的表面扩散的电荷载流子，很容易重新结合，因此对光电流没有贡献。因此，常规的光电二极管器件响应度低，尤其是在蓝色光谱波长范围内。
[0005]光电二极管能够通过晶片对晶片键合、通过半导体芯片的倒装芯片组装或通过CMOS部件和光电二极管在同一半导体器件中的单片集成来与CMOS电路连接。除了一种极具成本效益的解决方案之外，单片集成还提供了光电二极管和CMOS电路之间的最佳互连。然而，适用于CMOS电路的半导体材料可能会导致相对于泄漏、电容、灵敏度、光谱响应度、响应时间和辐射硬度从而难以集成光电二极管。
[0006]一个目的是为具有增强特性的光电二极管器件提供改进的构思，其克服了上述缺点。另外的目的是提供一种包括具有增强特性的光电二极管器件的电子系统。
[0007]该目的通过根据独立权利要求的光电二极管器件得以实现。实施例源自从属权利要求。

技术实现思路

[0008]在实施例中，光电二极管器件包括具有主表面的半导体衬底，所述半导体衬底具有第一导电类型。主表面包括用于电磁辐射的至少一个入射区域。衬底的主表面处布置有第二导电类型的多个掺杂阱，第二导电类型与第一导电类型相反。掺杂阱和衬底是可电接触的。掺杂阱沿所述至少一个入射区域的周边布置，使得入射区域的中心区没有掺杂阱。
[0009]半导体衬底具有主延伸平面。半导体衬底的主表面平行于主延伸平面延伸。半导体衬底包括例如硅。半导体衬底可以具有基区掺杂，特别是第一导电类型的基区掺杂。例如，第一导电类型是p型的，第二导电类型是n型的，或者反之亦然。
[0010]在优选实施例中，半导体衬底包括较高掺杂半导体主体和在半导体主体上外延生长的较低掺杂器件层。主表面可以由器件层形成。这意味着在横向方向上，器件层布置在半导体主体上方。横向方向垂直于衬底的主延伸平面延伸。
[0011]至少一个入射区域是其中电磁辐射入射的区域。入射区域可以形成单个光电检测
器。然而，光电二极管器件也能够包括一个以上的入射区域。特别地，多个入射区域布置在主表面，使得形成入射区域的阵列。在这种情况下，每个入射区域可以形成光电二极管器件的像素。每个入射区域包括中心区和周边。周边限定入射区域的周长。
[0012]在衬底的主表面处布置有掺杂阱。特别地，掺杂阱可以在器件层内形成。每个掺杂阱在侧向方向上具有一定范围，其中，侧向方向平行于衬底的主延伸平面延伸。每个掺杂阱在横向方向上也具有一定范围。掺杂阱包括布置在衬底的主表面处的上表面。这意味着每个掺杂阱的上表面与主表面在同一水平面上并形成主表面的一部分。每个掺杂阱从衬底的主表面到达衬底中的特定深度。这可能意味着每个掺杂阱都嵌入到半导体衬底的器件层中。
[0013]在所述至少一个入射区域的周边布置有掺杂阱。这意味着在侧向方向上入射区域的每个中心区都被掺杂阱包围。掺杂阱能够沿入射区域的周边均匀分布。在入射区域的每一侧面上有至少一个掺杂阱。入射区域的中心区没有掺杂阱。
[0014]掺杂阱和衬底能够电接触。在掺杂阱是n型的情况下，掺杂阱的电接触件形成阴极端子。因此，在这种情况下衬底的电接触件是p型的并形成阳极端子。如上所述，掺杂阱和衬底的导电类型能够相反。
[0015]接触区可以布置在每个掺杂阱的上表面上。接触区具有与掺杂阱相同的导电类型，但其掺杂浓度更高。接触区能够与相应掺杂阱形成欧姆接触。相应地，可以在衬底的主表面上布置另外的接触区。另外的接触区具有与衬底相同的导电类型，但其掺杂浓度更高。另外的接触区能够与衬底形成欧姆接触。替代地，可以从衬底的后侧电接触衬底。
[0016]掺杂阱的至少一些可以以并联的方式彼此电连接。一个入射区域内的掺杂阱能够经由导体轨道彼此电连接。这可能意味着掺杂阱的每个都与导体轨道电连接。这样，包括掺杂阱的入射区域形成单个光电检测器或光电检测器的像素阵列内的单个像素。
[0017]提供光电二极管器件以将电磁辐射转换成电信号。当足够能量的光子撞击光电二极管器件的入射区域时，会产生电荷载流子，即电子
‑
空穴对。电荷载流子朝向相应的电端子偏移并引起光电流。电荷载流子的偏移通过扩散发生。因此，入射区域在侧向方向上的尺寸可以等于或小于电荷载流子的扩散长度。
[0018]掺杂阱与衬底形成pn结。由于掺杂阱仅布置在入射区域的周边，因此光电二极管器件的结电容和漏电流能够很低，因为被掺杂阱包围的中心区能够没有pn结。这反过来增加了光电二极管器件的光谱响应度。此外，由于周边处的掺杂阱，入射区域之外的电荷载流子的侧向扩散被最小化。
[0019]光电二极管器件能够单片集成到CMOS集成电路中。与由分立光电二极管阵列和分立ASIC组成的分立解决方案相比，单片集成提供了巨大的优势，即产量、成本和性能。
[0020]在一些实施例中，在俯视图中，入射区域呈矩形，特别是正方形，使得掺杂阱形成包围入射区域的中心区的框架。俯视图是指从面向衬底的主表面的一侧观察光电二极管器件的视图。在侧向方向上，中心区可以被离散数量的掺杂阱包围。这意味着掺杂阱彼此分离。在一些实施例中，然而，掺杂阱的至少一些彼此相邻，使得它们形成融合的掺杂阱。由于在俯视图中，入射区域呈矩形，因此能够在其旁边布置另外的入射区域，使得形成阵列。
[0021]在一些实施例中，入射区域的每一侧具有长度，长度为40μm至120μm。在另外的实施例中，入射区域每一侧的长度为60μm至100μm。
[0022]电端子，特别是接触掺杂阱的阴极端子，布置在入射区域的周边。因此应该选择入射区域的边长，使得电荷载流子能够扩散到相应的电端子。边长能够对应于电荷载流子的扩散长度。这确保了所生成的电荷载流子的主要部分在通过衬底中或衬底的主表面处的复合过程而损失之前对光电流有贡献。
[0023]在一些实施例中，中心区占据入射区域的至少40％。在一些另外的实施例中，中心区占据入射区域的至少60％，或者替代地，占据入射区域的至少80％。由于中心区没有掺杂阱，因此发射区域内几乎没有任何pn结。因此，中心区越大，入射区域内的结电容越小。因此，光电二极管器件表现出减少的漏电流，这反过来增加了光谱响应度。
[0024]在一些实施例中，入射区本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种光电二极管器件(1)，包括：
‑
具有主表面(3)的半导体衬底(2)，所述半导体衬底(2)具有第一导电类型，其中，所述主表面(3)包括用于电磁辐射的至少一个入射区域(4)，
‑
位于衬底(2)的主表面(3)处的第二导电类型的多个掺杂阱(5)，第二导电类型与第一导电类型相反，其中所述掺杂阱(5)和所述衬底(2)是可电接触的，并且其中所述掺杂阱(5)沿着所述至少一个入射区域(4)的周边布置，使得所述入射区域(4)的中心区(6)没有掺杂阱(5)。2.根据前一项权利要求所述的光电二极管器件(1)，其中，在俯视图中，所述入射区域(4)呈矩形，特别是呈正方形，使得所述掺杂阱(5)形成包围所述入射区域(4)的中心区(6)的框架。3.根据前述权利要求之一所述的光电二极管器件(1)，其中，所述入射区域(4)的每一侧具有长度(L)，所述长度(L)为40μm至120μm或者为60μm至100μm。4.根据前述权利要求之一所述的光电二极管器件(1)，其中，所述中心区(6)占据所述入射区域(4)的至少40％、至少60％或至少80％。5.根据前述权利要求之一所述的光电二极管器件(1)，其中，所述入射区域(4)的中心区(6)包括第一导电类型的掺杂表面区(16)。6.根据前一项权利要求所述的光电二极管器件(1)，其中，在平行于所述衬底(2)的主延伸平面延伸的侧向方向(x，y)上，在所述掺杂阱(5)和所述掺杂表面区(16)之间存在有间隔(29)。7.根据前述权利要求之一所述的光电二极管器件(1)，还包括布置在所述入射区域(4)的中心区(6)上的第一导电类型的外延层(26)。8.根据前述权利要求之一所述的光电二极管器件(1)，还包括布置在所述入射区域(4)的中心区(6)上或上方的介电表面钝化层(28)，其中，所述介电表面钝化层(28)被提供用于排斥电荷载流子和/或用作抗反射涂层。9.根据前一项权利要...

【专利技术属性】
技术研发人员：弗雷德里克，
申请(专利权)人：AMS欧司朗有限公司，
类型：发明
国别省市：