用于晶圆级封装的共晶键合方法技术

本发明专利技术提供一种用于晶圆级封装的共晶键合方法，所述共晶键合方法包括步骤：提供一第一晶圆，于所述第一晶圆上形成第一叠层，所述第一叠层包括含有第一金属的层和含有第二金属的层，所述第一金属与所述第二金属相比具有更强的抗氧化性；提供一第二晶圆，于所述第二晶圆上形成第二叠层，所述第二叠层包括设置于其表层的含有所述第一金属的层；以及使所述第一金属与所述第二金属之间发生共晶键合，以形成所述第一金属和所述第二金属组成的共晶键合层，其中所述第一金属与所述第二金属的质量分数之比为两者在共晶点处的质量比。本发明专利技术可减轻共晶键合工艺中氧化膜的形成，可以提高键合结构的质量，有利于实现键合工艺和结果的可控性。控性。控性。

【技术实现步骤摘要】
用于晶圆级封装的共晶键合方法


[0001]本专利技术属于半导体工艺领域中键合技术，特别是涉及一种用于晶圆级封装的共晶键合方法。

技术介绍

[0002]微机电系统(Micro
‑
Electro Mechanical System；MEMS)的飞速发展对芯片键合技术和器件封装工艺提出了越来越高的要求。目前，MEMS的键合技术正在朝着低温、无助焊剂的方向发展，其中共晶键合技术由于具有键合速度快、操作温度低、机械强度高、及可采用倒装键合等特点，尤其是基于铝及锗的共晶键合技术具有与CMOS兼容、对键合界面的粗糙度不敏感等优势，经常用于晶圆级封装中。特别地，在用于加速度计、陀螺仪以及压力传感器等MEMS传感器的晶圆级封装中，共晶键合技术已成为MEMS器件开发和运用的关键技术。
[0003]然而，在诸如铝、锌之类的共晶键合工艺中常用的材料存在化学性质比较活泼，容易在表面会形成氧化膜，此种氧化膜会在后续的共晶键合工艺中阻止键合金属间的互溶，从而造成对键合质量的影响，使键合条件和结果的可控性变差。在现有的解决方案中，通常是在执行键合工艺之前进行等离子轰击，或者进行机械研磨抛光，这样对机台的要求较高，提高了制造的成本和时间。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种用于晶圆级封装的共晶键合方法，用于解决现有的共晶键合工艺中由于键合层表面形成的氧化膜而对键合金属间的互溶造成阻挡，以及影响键合质量等问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种用于晶圆级封装的共晶键合方法，其特征在于，所述共晶键合方法包括步骤：提供一第一晶圆，于所述第一晶圆上形成第一叠层，所述第一叠层包括含有第一金属的层和含有第二金属的层，所述第一金属与所述第二金属相比具有更强的抗氧化性；提供一第二晶圆，于所述第二晶圆上形成第二叠层，所述第二叠层包括设置于其表层的含有所述第一金属的层；使所述第一叠层的键合面与所述第二叠层的键合面对准并接触，以及使所述第一金属与所述第二金属之间发生共晶键合，以形成所述第一金属和所述第二金属组成的共晶键合层，其中，所述第一叠层的键合面与所述第二叠层的键合面由相同的材料组成，所述第一叠层和所述第二叠层中的含有所述第一金属的层的厚度之和t1与含有所述第二金属的层的厚度t2满足以下关系式：
[0006][0007]其中：ρ1、ρ2分别为第一金属和第二金属的密度；at％1、at％2分别为第一金属和第二金属的质量分数；M1、M2分别为第一金属元素和第二金属元素的相对原子质量，并且at％1与at％2之比为所述第一金属与所述第二金属在共晶点处的质量比。
[0008]可选地，所述第一金属包括锗、锡、铂或金中的一种，所述第二金属包括铝、铜、锌、钛或铬中的一种。
[0009]可选地，所述共晶键合方法还包括：在使所述第一金属与所述第二金属之间发生共晶键合之前，通过等离子体刻蚀工艺图形化所述第一叠层和所述第二叠层的至少一者，以在所述第一晶圆上形成多个第一图形化区段或/及在所述第二晶圆上形成多个第二图形化区段。
[0010]可选地，所述共晶键合方法还包括：在使所述第一金属与所述第二金属之间发生共晶键合之前，通过光刻工艺和等离子体刻蚀工艺图形化所述第一叠层和所述第二叠层，以在所述第一晶圆上形成多个第一图形化区段，在所述第二晶圆上形成多个第二图形化区段，每个第一图形化区段与相应的第二图形化区段对准。
[0011]可选地，于所述第一晶圆上形成所述第一叠层包括：于所述第一晶圆表面上依次形成多个周期的含有所述第二金属的层和含有所述第一金属的层，以得到含有所述第一金属的层与含有所述第二金属的层交替层叠的堆叠结构。
[0012]可选地，形成所述第二叠层的步骤包括：于所述第二晶圆表面上形成键合阻挡层，随后在所述键合阻挡层上形成所述第二叠层的表层。
[0013]可选地，所述键合阻挡层用于阻挡所述第一金属层扩散，并且包括钛或铬中的一种。
[0014]可选地，其中所述第一金属是锗，所述第二金属是铝，t1与t2满足
[0015]可选地，将所述第一晶圆和所述第二晶圆加热到425℃
‑
470℃的温度，以5000Mpa
‑
10000Mpa的键合压力对所述第一晶圆和所述第二晶圆机械加压以使所述第一金属与所述第二金属之间发生共晶键合。
[0016]可选地，所述第一叠层和所述第二叠层的总厚度为0.1μm～5μm，所述第一叠层的最表层具有小于50nm的厚度。
[0017]本专利技术还提供一种通过晶圆级封装工艺制作的微机电装置，所述晶圆级封装工艺包括前述的共晶键合方法。
[0018]如上所述，本专利技术的用于晶圆级封装的共晶键合方法及包括所述共晶键合方法的晶圆级封装工艺制作的微机电装置，具有以下有益效果：
[0019]1)相较于表面未沉积所述第一叠层，本专利技术所述的共晶键合方法中第一叠层的最表层是含有第一金属的层，所述第一金属具有比第二金属更强的抗氧化性，由此本专利技术可减轻共晶键合中氧化膜的形成，可提高键合结构的质量。
[0020]2)通过使第一叠层与第二叠层中的第一金属和第二金属的质量分数之比满足共晶点处的质量比，本专利技术有助于增大共晶键合层中的合金化程度，进而提高键合强度，同时提升键合工艺和结果的可控性。
[0021]3)在所述第一叠层是含有第一金属的层与含有第二金属的层交替层叠的堆叠结构情形中，在键合工艺中含有第一金属的层与邻接的含有第二金属的层之间双向互溶，其进一步促进整个共晶键合层各处的第一金属与第二金属之间的互溶均匀性，从而可获得更高的键合质量的共晶键合层。
附图说明
[0022]图1显示为本专利技术实施例1的用于晶圆级封装的共晶键合方法的步骤流程图。
[0023]图2
‑
图6显示为本专利技术实施例1的用于晶圆级封装的共晶键合方法各步骤所获得的结构示意图。
[0024]图7显示为本专利技术实施例2的用于晶圆级封装的共晶键合方法的步骤流程图。
[0025]图8显示为本专利技术实施例2的用于晶圆级封装的共晶键合方法步骤S21所获得的结构示意图。
[0026]图9显示为本专利技术实施例2的用于晶圆级封装的共晶键合方法步骤S22所获得的结构示意图。
[0027]元件标号说明
[0028]100第一晶圆
[0029]110、410第一叠层
[0030]111铝膜
[0031]112锗膜
[0032]120、420第一图形化区段
[0033]200第二晶圆
[0034]210第二叠层
[0035]211键合阻挡层
[0036]212表层
[0037]220第二图形化区段
[0038]300共晶键合层
[0039]411第一铝膜
[0040]412第一锗膜
[0041]413第二铝膜
[0042]414第二锗膜
[0043]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于晶圆级封装的共晶键合方法，其特征在于，所述共晶键合方法包括步骤：提供一第一晶圆，于所述第一晶圆上形成第一叠层，所述第一叠层包括含有第一金属的层和含有第二金属的层，所述第一金属与所述第二金属相比具有更强的抗氧化性；提供一第二晶圆，于所述第二晶圆上形成第二叠层，所述第二叠层包括设置于其表层的含有所述第一金属的层；使所述第一叠层的键合面与所述第二叠层的键合面对准并接触，以及使所述第一金属与所述第二金属之间发生共晶键合，以形成所述第一金属和所述第二金属组成的共晶键合层，其中，所述第一叠层的键合面与所述第二叠层的键合面由相同的材料组成，所述第一叠层和所述第二叠层中的含有所述第一金属的层的厚度之和t1与含有所述第二金属的层的厚度t2满足以下关系式：其中：ρ1、ρ2分别为第一金属和第二金属的密度；at％1、at％2分别为第一金属和第二金属的质量分数；M1、M2分别为第一金属元素和第二金属元素的相对原子质量，并且at％1与at％2之比为所述第一金属与所述第二金属在共晶点处的质量比。2.根据权利要求1所述的共晶键合方法，其特征在于：所述第一金属包括锗、锡、铂或金中的一种，所述第二金属包括铝、铜、锌、钛或铬中的一种。3.根据权利要求1所述的共晶键合方法，其特征在于，所述共晶键合方法还包括：在使所述第一金属与所述第二金属之间发生共晶键合之前，通过等离子体刻蚀工艺图形化所述第一叠层和所述第二叠层的至少一者，以在所述第一晶圆上形成多个第一图形化区段或/及在所述第二晶圆上形成多个第二图形化区段。4.根据权利要求1所述的共晶键合方法，其特征在于，所述共晶键合方法还包括：在使所述第一金属与所述第二金属之间发生共晶键合之前，通...

【专利技术属性】
技术研发人员：彭鑫林，季宇成，郭松，冯刘昊东，陈朔，王诗男，
申请(专利权)人：上海新微技术研发中心有限公司，
类型：发明
国别省市：