【技术实现步骤摘要】
高阈值电压稳定性和低栅漏电的GaN HEMT器件结构及制备方法
[0001]本专利技术属于半导体氮化镓电子器件
,具体涉及一种高阈值电压稳定性和低栅漏电的GaN HEMT器件结构及制备方法。
技术介绍
[0002]GaN宽禁带半导体材料具有禁带宽度大、击穿场强高、极化系数高、电子迁移率和电子饱和漂移速度高等一系列材料优势,同时与AlGaN形成异质结后会产生高浓度高迁移率的二维电子气,这些优势使GaN成为制备新一代高性能高频功率开关器件的优选材料。目前,以GaN为基础制备的HEMT功率器件可以分为耗尽型器件和增强型器件两大类。然而,耗尽型GaN HEMT器件因其固有的负栅压关断引起的高功率损耗问题使其应用有限,在实际应用中,具有零栅压关断且失效保护功能的增强型GaN HEMT器件相比耗尽型GaN HEMT器件应用更为广泛,也更受市场青睐,其良好的性能表现使其在诸如消费类电子、轨道交通、工业设备、通信基站等多方面具有十分广阔的应用前景。
[0003]实现增强型GaN HEMT器件的技术中主要包括p型GaN帽层技术、薄势垒结构、凹槽栅结构和栅下F离子注入等,其中p型GaN帽层技术实现的增强型器件已成功在市场上运用。尽管如此,目前p型GaN帽层仍然存在一些难以克服的问题:如实现的阈值电压较低、p型GaN非栅区刻蚀均匀性差及刻蚀过程中在AlGaN表面会引入高密度的表面缺陷等。因此,相关研究人员提出可以使用低温合成、只通过剥离操作就可以实现增强型GaN HEMT器件的p型金属氧化物(氧化亚锡,氧化镍等)材料来代替p ...
【技术保护点】
【技术特征摘要】
1.一种高阈值电压稳定性和低栅漏电的GaN HEMT器件结构,其特征在于,包括:衬底(1)、缓冲层(2)、沟道层(3)、势垒层(4)、源极(5)、漏极(6)、钝化层(7)、纯p型SnO层(8)、原子掺杂的SnO基薄膜层(9)和栅极(10),其中,所述衬底(1)、所述缓冲层(2)、所述沟道层(3)、所述势垒层(4)依次层叠;所述源极(5)位于所述势垒层(4)的一端,所述漏极(6)位于所述势垒层(4)的另一端;所述纯p型SnO层(8)位于所述源极(5)和所述漏极(6)之间的部分所述势垒层(4)上;所述原子掺杂的SnO基薄膜层(9)覆盖所述纯p型SnO层(8)的上表面;所述栅极(10)位于所述原子掺杂的SnO基薄膜层(9)的部分表面上;所述钝化层(7)覆盖所述纯p型SnO层(8)和所述源极(5)之间的势垒层(4)表面、所述纯p型SnO层(8)和所述漏极(6)之间的势垒层(4)表面,且覆盖所述原子掺杂的SnO基薄膜层(9)的部分表面。2.根据权利要求1所述的高阈值电压稳定性和低栅漏电的GaN HEMT器件结构,其特征在于,所述衬底(1)的材料包括蓝宝石、碳化硅、硅、氮化镓中的一种或多种;所述缓冲层(2)和所述沟道层(3)的材料均包括氮化镓;所述势垒层(4)的材料包括Al
x
Ga1‑
x
N,x为0.1
‑
0.25;所述钝化层(7)的材料包括氮化硅、二氧化硅中的一种或多种。3.根据权利要求1所述的高阈值电压稳定性和低栅漏电的GaN HEMT器件结构,其特征在于,所述缓冲层(2)的厚度为1
‑
5μm;所述沟道层(3)的厚度为50
‑
500nm;所述势垒层(4)的厚度为10
‑
40nm;所述钝化层(7)的厚度为50
‑
400nm;所述纯p型SnO层(8)的厚度为70
‑
150nm。4.根据权利要求1所述的高阈值电压稳定性和低栅漏电的GaN HEMT器件结构,其特征在于,所述原子掺杂的SnO基薄膜层(9)的材料包括Ca
x
Sn1‑
x
O、Mg
x
Sn1‑
x
O、In
x
Sn1‑
x
O中的一种或多种,x为0.1
‑
0.3;所述原子掺杂的SnO基薄膜层(9)中原子掺杂的浓度为7
×
10
17
‑9×
10
19
cm
‑3。5.根据权利要求1所述的高阈值电压稳定性和低栅漏电的GaN HEMT器...
【专利技术属性】
技术研发人员:陈大正,穆昌根,张春福,赵胜雷,张进成,郝跃,
申请(专利权)人:西安电子科技大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。