一种基于ZYNQ-FPGA的FFT复用方法、系统及装置制造方法及图纸

本发明专利技术涉及芯片计算处理技术领域，公开了一种基于ZYNQ

【技术实现步骤摘要】
一种基于ZYNQ
‑
FPGA的FFT复用方法、系统及装置


[0001]本专利技术涉及芯片计算处理
，更具体地说，它涉及一种基于ZYNQ
‑
FPGA的FFT复用方法、系统及装置。

技术介绍

[0002]随着市场对于雷达的要求越来越高,单雷达不能满足当前需求，因而多个芯片级联的方案受到各雷达厂商的关注。多芯片级联方式虽然能增强雷达性能，但随之而来是数据量大幅地增长，因此雷达系统的处理能力也备受考验。尤其是FFT（快速傅里叶变换）这种计算过程复杂，频次高的算法，是限制雷达系统处理能力的瓶颈。
[0003]目前在FPGA中进行FFT的计算有三种方案：方案A：使用定点数方式完成FFT的计算；方案B：使用浮点数方式完成FFT的计算；方案C：在ZYNQ的PS端完成FFT浮点计算。
[0004]但是以上三种方案有如下缺点：方案A缺点:此方案使用定点数进行FFT浮点计算，计算结果与使用浮点数计算在精度上有较大差距，对后续如CFAR、DOA等雷达算法产生影响，从而影响整个系统的准确性。
[0005]方案B缺点：此方案使用浮点数完成FFT浮点计算，计算结果精度可以保证，但是会消耗大量FPGA资源,尤其是在雷达算法中需要进行两次甚至三次FFT浮点计算，将会对FPGA的资源产生巨大的挑战。
[0006]方案C缺点：此方案在ZYNQ的PS端即ARM Cortex
‑
A53或Cortex
‑
R5完成FFT浮点计算。计算精度可以保证，同时也不消耗PL端的资源。但此方案为顺序执行，开发语言为C语言，对于4D毫米波雷达这种庞大的数据量，其处理能力相对捉襟见肘，会使得整个处理周期被无限拉长。

技术实现思路

[0007]本专利技术的目的是提供一种基于ZYNQ
‑
FPGA的FFT复用方法、系统及装置，通过FFT复用的方式，在保证较少资源利用的前提下，实现了FFT更为精确的计算。
[0008]本专利技术的上述技术目的是通过以下技术方案得以实现的：一种基于ZYNQ
‑
FPGA的FFT复用方法，包括如下步骤：获取原始数据和通道选择标志信号；若通道选择标志信号为默认信号，则选择原始数据作为计算输入数据，使用首次计算配置数据，进行FFT浮点计算，得到首次计算结果数据；若通道选择标志信号为非默认信号，则选择复用计算输入数据作为计算输入数据，使用复用计算配置数据，进行FFT浮点计算，得到复用计算结果数据；判断通道选择标志信号状态，若通道选择标志信号为默认信号，对首次计算结果数据进行第一存储处理，得到第一存储数据，第一存储处理完成后，将通道选择标志信号修改为非默认信号，并对第一存储数据进行复用计算处理，得到复用计算输入数据；若通道选择标志信号为非默认信号，对复用计算结果数据进行第二存储处理，得到第二存储数据，第
二存储处理完成后，将通道选择标志信号进行修改为默认信号。
[0009]作为本专利技术的一种优选技术方案，所述原始数据的获取过程为：采集前端数据，并对采集得到的前端数据进行预处理，预处理完成后得到原始数据。
[0010]作为本专利技术的一种优选技术方案，对前端数据预处理的过程为：将若干路独立形式的前端数据进行合并，合并完成后得到单路采集数据；对单路采集数据进行时钟域转换，并进行加窗操作，得到原始数据。
[0011]作为本专利技术的一种优选技术方案，在进行FFT浮点计算时，先对计算输入数据进行拆分，将计算输入数据拆分成多路数据，并分别进行FFT浮点计算，计算完成后，再将多路FFT浮点计算的计算结果数据进行合并，得到单路的计算结果数据。
[0012]作为本专利技术的一种优选技术方案，第一存储处理的过程为：将首次计算结果数据按照第一写入规则写入内存芯片，按照第一读出规则从内存芯片读出，得到能够符合FFT浮点计算要求的数据；第二存储处理的过程为：将复用计算结果数据按照第二写入规则写入内存芯片，按照第二读出规则从内存芯片读出，得到能够符合后续计算要求的数据。
[0013]一种上述方法的基于ZYNQ
‑
FPGA的FFT复用系统，包括：原始数据模块，用于获取原始数据；通道选择标志模块：用于提供通道选择标志信号；在第一存储处理完成后，将通道选择标志信号修改为非默认信号；在第二存储处理完成后，将通道选择标志信号进行修改为默认信号；FFT通道选择模块，用于在获得原始数据后，根据通道选择标志信号，选择计算输入数据，若通道选择标志信号为默认信号，则选择原始数据；若通道选择标志信号为非默认信号，则选择复用计算输入数据；FFT配置模块，用于在通道选择标志信号为默认信号时，为FFT浮点计算提供首次计算配置数据；在通道选择标志信号为非默认信号时，为FFT浮点计算提供复用计算配置数据；FFT浮点计算模块，用于对原始数据进行FFT浮点计算，得到首次计算结果数据；对复用计算输入数据进行FFT浮点计算，得到复用计算结果数据；FFT通道分配模块，用于在通道选择标志信号为默认信号时，为首次计算结果数据选择第一存储处理方式，在通道选择标志信号为非默认信号时，为复用计算结果数据选择第二存储处理方式；第一存储处理模块，用于对首次计算结果数据进行第一存储处理，得到第一存储数据；复用计算处理模块，用于对第一存储数据进行复用计算处理，得到复用计算输入数据；第二存储处理模块，用于对复用计算结果数据进行第二存储处理，得到第二存储数据。
[0014]作为本专利技术的一种优选技术方案，原始数据模块包括：数据源模块，用于采集前端数据；
数据预处理模块，用于对采集的前端数据进行预处理，得到原始数据；所述数据预处理模块，包括位宽转换子模块、hamming窗子模块以及时钟转换子模块，所述位宽转换子模块用于若干路独立形式的前端数据进行合并，合并完成后得到单路采集数据，所述时钟转换子模块，用于对单路采集数据进行时钟域转换，所述hamming窗子模块用于对时钟域转换后的数据进行加窗操作，得到原始数据。
[0015]作为本专利技术的一种优选技术方案，本系统还包括：数据缓存模块，用于对所述数据预处理模块进行缓存，优化原始数据的时序；数据拆分模块，用于对计算输入数据进行拆分，将计算输入数据拆分成多路数据；数据合并模块，用于在FFT浮点计算完成之后，将多路FFT浮点计算的计算结果数据进行合并，得到单路的计算结果数据。
[0016]一种基于ZYNQ
‑
FPGA的FFT复用装置，包括：处理器和存储器，所述存储器存储有所述处理器可执行的计算机程序，所述处理器执行所述计算机程序时实现上述方法。
[0017]综上所述，本专利技术具有以下有益效果：通过对通道选择标志信号进行设计，两次进行通道的选择和分配，达到对原始数据的两次FFT浮点计算，实现对于FFT浮点计算模块的复用，实现对于多路FFT IP的复用，资源占用少，提高资源利用率；整个系统和方法，能够实现对于FFT浮点计算的灵活配置，使其可以用于两个维度的FFT浮点计算，且采用浮点数计算，精确度本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于ZYNQ
‑
FPGA的FFT复用方法，其特征是：包括如下步骤：获取原始数据和通道选择标志信号；若通道选择标志信号为默认信号，则选择原始数据作为计算输入数据，使用首次计算配置数据，进行FFT浮点计算，得到首次计算结果数据；若通道选择标志信号为非默认信号，则选择复用计算输入数据作为计算输入数据，使用复用计算配置数据，进行FFT浮点计算，得到复用计算结果数据；判断通道选择标志信号状态，若通道选择标志信号为默认信号，对首次计算结果数据进行第一存储处理，得到第一存储数据，第一存储处理完成后，将通道选择标志信号修改为非默认信号，并对第一存储数据进行复用计算处理，得到复用计算输入数据；若通道选择标志信号为非默认信号，对复用计算结果数据进行第二存储处理，得到第二存储数据，第二存储处理完成后，将通道选择标志信号进行修改为默认信号。2.根据权利要求1所述的一种基于ZYNQ
‑
FPGA的FFT复用方法，其特征是：所述原始数据的获取过程为：采集前端数据，并对采集得到的前端数据进行预处理，预处理完成后得到原始数据。3.根据权利要求2所述的一种基于ZYNQ
‑
FPGA的FFT复用方法，其特征是：对前端数据预处理的过程为：将若干路独立形式的前端数据进行合并，合并完成后得到单路采集数据；对单路采集数据进行时钟域转换，并进行加窗操作，得到原始数据。4.根据权利要求3所述的一种基于ZYNQ
‑
FPGA的FFT复用方法，其特征是：在进行FFT浮点计算时，先对计算输入数据进行拆分，将计算输入数据拆分成多路数据，并分别进行FFT浮点计算，计算完成后，再将多路FFT浮点计算的计算结果数据进行合并，得到单路的计算结果数据。5.根据权利要求4所述的一种基于ZYNQ
‑
FPGA的FFT复用方法，其特征是：第一存储处理的过程为：将首次计算结果数据按照第一写入规则写入内存芯片(16)，按照第一读出规则从内存芯片(16)读出，得到能够符合FFT浮点计算要求的数据；第二存储处理的过程为：将复用计算结果数据按照第二写入规则写入内存芯片(16)，按照第二读出规则从内存芯片(16)读出，得到能够符合后续计算要求的数据。6.一种用于执行权利要求1中方法的基于ZYNQ
‑
FPGA的FFT复用系统，其特征是：包括：原始数据模块，用于获取原始数据；通道选择标志模块(10)：用于提供通道选择标志信号；在第一存储处理完成后，将通道选择标志信号修改为非默认信号；...

【专利技术属性】
技术研发人员：杨克建，王开宇，周乐，张立飞，
申请(专利权)人：南京楚航科技有限公司，
类型：发明
国别省市：