一种快速傅立叶变换电路及快速傅立叶变换方法技术

本发明专利技术实施例公开一种快速傅立叶变换电路及快速傅立叶变换方法。该快速傅立叶变换电路包括接口模块，状态机模块，状态机模块用于响应于电路的工作状态，生成控制信号；存储模块和计算单元，计算单元包括至少六个子计算状态，存储模块与接口模块和状态机模块连接，存储模块用于根据控制信号，存储待变换数据、上一子计算状态的临时计算结果或最终变换结果；计算单元用于根据控制信号，从存储模块调用待变换数据或上一子计算状态的临时计算结果，进行全串行变换，并将存储模块中最终的变换结果通过接口模块输出。本发明专利技术实施例提供的技术方案在保证快速傅立叶变换电路计算能力的同时，减小了快速傅立叶变换电路占用的硬件面积。减小了快速傅立叶变换电路占用的硬件面积。减小了快速傅立叶变换电路占用的硬件面积。

【技术实现步骤摘要】
一种快速傅立叶变换电路及快速傅立叶变换方法


[0001]本专利技术实施例涉及电路
，尤其涉及一种快速傅立叶变换电路及快速傅立叶变换方法。

技术介绍

[0002]随着显示技术的发展，人们对SOC等芯片的要求越来越高。快速傅里叶变换(Fast Fourier Transform，FFT)是离散傅里叶变换(Discrete Fourier Transform，DFT)的一种快捷计算方式。快速傅里叶变换的实现一般是依照FFT的蝶形图展开。现有的FFT实现技术一般通过全并行结构或以半并行的方式进行运算，完成所有采样点的处理。但现有的快速傅立叶变换(FFT)电路的面积较大，不能满足SOC等芯片的对尺寸的要求。

技术实现思路

[0003]本专利技术实施例提供一种快速傅立叶变换电路及快速傅立叶变换方法，以解决快速傅立叶变换(FFT)电路的面积较大，不能满足SOC等芯片的对尺寸的要求的问题。
[0004]为实现上述技术问题，本专利技术采用以下技术方案：
[0005]本专利技术实施例提供了一种快速傅立叶变换电路，包括：
[0006]接口模块，用于传输数据；
[0007]状态机模块，状态机模块用于响应于电路的工作状态，生成控制信号；
[0008]存储模块和计算单元，所述计算单元包括至少六个子计算状态，存储模块与接口模块和状态机模块连接，存储模块用于根据控制信号，存储待变换数据、上一子计算状态的临时计算结果或最终变换结果；其中，所述数据包括待变换数据、上一子计算状态的临时计算结果或最终变换结果；
[0009]计算单元与状态机模块、存储模块以及接口模块连接，计算单元用于根据控制信号，从存储模块调用待变换数据或上一子计算状态的临时计算结果，进行全串行变换，并将所述存储模块中最终的变换结果通过所述接口模块输出。
[0010]可选的，该快速傅立叶变换电路，还包括：多路复用模块，接口模块通过多路复用模块与状态机模块、存储模块和计算单元连接，多路复用模块用于将数据进行多路复用。
[0011]可选的，计算单元包括：
[0012]两个复数加法器和一个复数乘法器，复数加法器和复数乘法器用于在计算阶段，对数据分级进行傅里叶变换，并将中间过程的计算结果或最终计算结果缓存于所述存储模块；
[0013]归一化单元，归一化单元与复数加法器和状态机模块连接；
[0014]归一化单元用于在FFT模式时，根据第一控制信号，对复数加法器的输出数据进行归一化，并将归一化后的数据写入存储模块；其中，控制信号包括第一控制信号。
[0015]可选的，计算阶段包括九个子计算状态；
[0016]归一化单元，用于在FFT模式时，根据第一控制信号，将前一子计算状态中复数加
法器的输出数据除以2，并将归一化后的数据写入存储模块；
[0017]复数加法器和复数乘法器用于在计算阶段，根据控制信号，调用归一化后的数据进入下一子计算状态，并输出各子计算状态变换后的数据，直至最后一个子计算状态。
[0018]可选的，该快速傅立叶变换电路，还包括：
[0019]地址生成模块，地址生成模块连接于状态机模块与存储模块之间，地址生成模块用于控制待变换数据写入存储单元的地址。
[0020]可选的，该快速傅立叶变换电路，还包括：
[0021]时钟模块，时钟模块与状态机模块和存储模块连接，时钟模块用于根据第二控制信号，切换用于驱动存储模块的读写时钟；其中，控制信号包括第二控制信号。
[0022]可选的，时钟模块，包括：
[0023]主时钟和接口总线时钟；
[0024]主时钟用于在计算阶段，启用计时；
[0025]接口总线时钟用于在初始化阶段和结果返回阶段，启用计时；
[0026]存储模块，用于根据第二控制信号，在初始化阶段，将存储模块的写时钟切换至接口总线时钟；在计算阶段，存储模块的读/写时钟都切换至主时钟；在计算结果返回阶段，存储模块的读时钟切换至接口总线时钟。
[0027]可选的，该快速傅立叶变换电路，还包括：
[0028]系数分配模块，系数分配模块连接于状态机模块与计算单元之间，系数分配模块用于响应于第三控制信号，选择计算单元的变换系数；
[0029]计算单元用于根据变换系数，对待变换数据进行全串行变换。
[0030]可选的，数据包括至少一个采样点；每个采样点包括实部和虚部；
[0031]实部和虚部的数据的位宽均为16比特；
[0032]存储模块包括至少一个存储单元，每个存储单元的高16比特为采样点的实部，每个存储单元的低16比特为采样点的虚部。
[0033]根据本专利技术的另一方面，本专利技术提供一种快速傅立叶变换方法，方法应用于第一方面任意项提出的快速傅立叶变换电路；方法，包括：
[0034]接口模块输入待变换数据；
[0035]状态机模块响应于快速傅立叶变换电路的工作状态，生成控制信号；
[0036]存储模块根据控制信号，存储待变换数据、计算阶段的临时数据以及最终变换结果；其中，计算单元包括至少六个在计算状态；
[0037]所述计算单元根据控制信号，从存储模块调用待变换数据或上一子计算状态的临时数据，进行全串行变换，得到最终的变换结果；
[0038]接口模块输出最终的变换结果。
[0039]本专利技术实施例提供的技术方案通过接口模块传输数据；通过状态机模块响应于电路的工作状态，生成控制信号。计算单元包括至少六个子计算状态，通过存储模块用于根据控制信号，存储待变换数据、上一子计算状态的临时计算结果或最终变换结果。计算单元根据控制信号，从存储模块调用待变换数据或上一子计算状态的临时计算结果，进行全串行变换，并将所述存储模块中最终的变换结果通过所述接口模块输出。这样设置使得快速傅立叶变换电路实现全串行变换，降低了快速傅立叶变换电路的宽度，在保证快速傅立叶变
换电路计算能力的同时，减小了快速傅立叶变换电路占用的硬件面积，解决了快速傅立叶变换电路的面积较大，不能满足SOC等芯片的对尺寸的要求的问题。
附图说明
[0040]为了更清楚地说明本专利技术实施例中的技术方案，下面将对本专利技术实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本专利技术实施例的内容和这些附图获得其他的附图。
[0041]图1是本专利技术实施例提供的一种快速傅立叶变换电路的结构示意图；
[0042]图2是本专利技术实施例提供的另一种快速傅立叶变换电路的结构示意图；
[0043]图3是本专利技术实施例提供的又一种快速傅立叶变换电路的结构示意图。
具体实施方式
[0044]下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种快速傅立叶变换电路，其特征在于，所述电路，包括：接口模块，用于传输数据；状态机模块，所述状态机模块用于响应于所述电路的工作状态，生成控制信号；存储模块和计算单元，所述计算单元包括至少六个子计算状态，所述存储模块与所述接口模块和所述状态机模块连接，所述存储模块用于根据所述控制信号，存储待变换数据、上一子计算状态的临时计算结果或最终变换结果；其中，所述数据包括待变换数据、上一子计算状态的临时计算结果或最终变换结果；所述计算单元与所述状态机模块、所述存储模块以及所述接口模块连接，所述计算单元用于根据所述控制信号，从所述存储模块调用所述待变换数据或上一子计算状态的临时计算结果，进行全串行变换，并将所述存储模块中最终的变换结果通过所述接口模块输出。2.根据权利要求1所述的电路，其特征在于，所述电路，还包括：多路复用模块，所述接口模块通过所述多路复用模块与所述状态机模块、所述存储模块和所述计算单元连接，所述多路复用模块用于将所述数据进行多路复用。3.根据权利要求1所述的电路，其特征在于，所述计算单元包括：两个复数加法器和一个复数乘法器，所述复数加法器和所述复数乘法器用于在计算阶段，对所述数据分级进行傅里叶变换，并将中间过程的计算结果或最终计算结果缓存于所述存储模块；归一化单元，所述归一化单元与所述复数加法器和所述状态机模块连接；所述归一化单元用于在FFT模式时，根据第一控制信号，对所述复数加法器的输出数据进行归一化，并将归一化后的数据写入所述存储模块；其中，所述控制信号包括第一控制信号。4.根据权利要求3所述的电路，其特征在于，所述计算阶段包括九个子计算状态；所述归一化单元，用于在FFT模式时，根据所述第一控制信号，将前一子计算状态中所述复数加法器的输出数据除以2，并将归一化后的数据写入所述存储模块；所述复数加法器和所述复数乘法器用于在计算阶段，根据所述控制信号，调用所述归一化后的所述数据进入下一子计算状态，并输出各所述子计算状态变换后的数据，直至最后一个所述子计算状态。5.根据权利要求3所述的电路，其特征在于，所述电路，还包括：地址生成模块，...

【专利技术属性】
技术研发人员：王超，桑圣锋，孙敬成，
申请(专利权)人：上海富芮坤微电子有限公司，
类型：发明
国别省市：