带隙基准电压产生电路制造技术

本发明专利技术提供一种带隙基准电压产生电路，所述带隙基准电压产生电路包括：带隙基准电压模块，用于输出带隙基准电压；偏置电压生成模块，与所述带隙基准电压模块连接，用于输出偏置电压至所述带隙基准电压模块，以使所述带隙基准电压模块输出带隙基准电压；所述偏置电压生成模块至少包括两个PMOS管，所述PMOS管串联于工作电压线路中。本发明专利技术通过偏置电压电路结构的改善，提供一种工作电压范围较宽的带隙基准电压产生电路。压产生电路。压产生电路。

【技术实现步骤摘要】
带隙基准电压产生电路


[0001]本专利技术属于电压产生电路设计的
，涉及一种电压产生电路，特别是涉及一种带隙基准电压产生电路。

技术介绍

[0002]目前，在深亚微米工艺下，管子的耐压会变得比较低，比如在55nm工艺下，IO高压管的工作电压只有3.3V，则其耐压只有3.3*1.1＝3.6V。但是有些芯片是需要用锂电池供电的，其最高工作电压可能会到4.3V，还有些电路中直接用5V供电，这些情况下都会超出bandgap的工作电压，会导致bandgap的输出电压不准。其中，bandgap为英文Bandgap voltage reference的简称，为带隙基准。
[0003]因此，如何提供一种带隙基准电压产生电路，以解决现有技术无法提供一种工作电压范围较大的带隙基准电压产生电路等缺陷，成为本领域技术人员亟待解决的技术问题。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种带隙基准电压产生电路，用于解决现有技术无法扩大带隙基准电压产生电路的工作电压范围的问题。
[0005]为实现上述目的及其他相关目的，本专利技术一方面提供一种带隙基准电压产生电路，所述带隙基准电压产生电路包括：带隙基准电压模块，用于输出带隙基准电压；偏置电压生成模块，与所述带隙基准电压模块连接，用于输出偏置电压至所述带隙基准电压模块，以使所述带隙基准电压模块输出带隙基准电压；所述偏置电压生成模块至少包括两个PMOS管，所述PMOS管串联于工作电压线路中。
[0006]于本专利技术的一实施例中，所述PMOS管包括第一偏置PMOS管、第二偏置PMOS管和第三偏置PMOS管；所述第一偏置PMOS管、所述第二偏置PMOS管和所述第三偏置PMOS管依次串联于工作电压线路中。
[0007]于本专利技术的一实施例中，所述第一偏置PMOS管的源极与所述工作电压正极连接，栅极与漏极连接并连接于所述第二偏置PMOS管的源极；所述第二偏置PMOS管的栅极与漏极连接并连接于所述第三偏置PMOS管的源极；所述第三偏置PMOS管的栅极与漏极连接，并作为所述偏置电压的输出端。
[0008]于本专利技术的一实施例中，所述偏置电压生成模块还包括：第一偏置NMOS管；所述第一偏置NMOS管的漏极与所述第三偏置PMOS管的漏极连接，栅极作为所述偏置电压生成模块的输入端，源极与地连接。
[0009]于本专利技术的一实施例中，所述偏置电压生成模块的输入端用于接入负温度系数电压。
[0010]于本专利技术的一实施例中，所述带隙基准电压模块包括：电流镜单元、正温度系数电压转换单元、正负温度系数叠加单元和带隙基准电压输出单元；所述电流镜单元用于将第
一be结电压和第二be结电压的差值转换为电流；所述第一be结电压和所述第二be结电压的差值为正温度系数电压；所述正温度系数电压转换单元用于将所述电流间接转换为所述正温度系数电压；所述正负温度系数叠加单元用于将所述正温度系数电压和负温度系数电压叠加，生成所述带隙基准电压；所述带隙基准电压为与温度无关的电压量；所述带隙基准电压输出单元用于输出所述带隙基准电压。
[0011]于本专利技术的一实施例中，所述电流镜单元包括：第零MOS管、第一MOS管、第二MOS管和第三MOS管；所述第零MOS管的源极与所述第一MOS管的源极连接，所述第零MOS管的栅极与所述第一MOS管的栅极连接；所述第二MOS管的源极与所述第三MOS管的源极连接，所述第二MOS管的漏极与所述第零MOS管的漏极连接，所述第三MOS管的漏极与所述第一MOS管的漏极连接；所述第三MOS管的栅极输入所述第一be结电压，所述第二MOS管的栅极输入所述第二be结电压。
[0012]于本专利技术的一实施例中，所述正温度系数电压转换单元包括：第一电阻、第二电阻、第三电阻、第零三极管、第一三极管、第十MOS管和第十一MOS管；所述第十MOS管的栅极与所述第十一MOS管的栅极连接，用于接入所述偏置电压；所述第十MOS管的漏极分别与所述第一电阻的一端、所述第二电阻的一端连接，连接点的电压为所述第二be结电压；所述第一电阻的另一端与地连接；所述第十一MOS管的漏极与所述第三电阻的一端连接，连接点的电压为所述第一be结电压；所述第三电阻的另一端与地连接；所述第二电阻的另一端与所述第一三极管的发射极连接，所述第十一MOS管的漏极与所述第零三极管的发射极连接；所述第零三极管的基极分别与集电极、地连接，所述第一三极管的基极分别与集电极、地连接。
[0013]于本专利技术的一实施例中，所述正负温度系数叠加单元包括：第四MOS管和第五MOS管；所述第四MOS管的栅极与所述第五MOS管的栅极连接；所述第五MOS管的栅极与漏极连接，用于接入所述负温度系数电压。
[0014]于本专利技术的一实施例中，所述带隙基准电压输出单元包括：第九MOS管和第四电阻；所述第九MOS管的源极与所述工作电压正极连接，漏极与所述第四电阻的一端连接，连接点作为所述带隙基准电压的输出端；所述第四电阻的另一端与地连接。
[0015]如上所述，本专利技术所述的带隙基准电压产生电路，具有以下有益效果：
[0016]本专利技术的bandgap电路采取了特殊的设计思路，使得其工作电压很宽，并且在比较高的电压工作时，bandgap内部的管子还能保证处于规定耐压范围之内，从而可以保证bandgap输出电压的稳定性。例如，在55nm下用IO管子设计电路，其工作电压可以从1.2～5V，同现有的普通的bandgap架构相比扩大了工作电压范围。
附图说明
[0017]图1显示为本专利技术的带隙基准电压产生电路于一实施例中的电路结构示意图。
[0018]图2显示为本专利技术的带隙基准电压产生电路于一实施例中的带隙基准电压模块电路图。
[0019]图3显示为本专利技术的带隙基准电压产生电路于一实施例中的偏置电压生成模块电路图。
[0020]图4显示为现有技术中的偏置电压生成模块电路图。
[0021]元件标号说明
[0022]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
带隙基准电压产生电路
[0023]11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
带隙基准电压模块
[0024]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
偏置电压生成模块
具体实施方式
[0025]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
[0026]需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图示中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带隙基准电压产生电路，其特征在于，所述带隙基准电压产生电路包括：带隙基准电压模块，用于输出带隙基准电压；偏置电压生成模块，与所述带隙基准电压模块连接，用于输出偏置电压至所述带隙基准电压模块，以使所述带隙基准电压模块输出带隙基准电压；所述偏置电压生成模块至少包括两个PMOS管，所述PMOS管串联于工作电压线路中。2.根据权利要求1所述的带隙基准电压产生电路，其特征在于，所述PMOS管包括第一偏置PMOS管、第二偏置PMOS管和第三偏置PMOS管；所述第一偏置PMOS管、所述第二偏置PMOS管和所述第三偏置PMOS管依次串联于工作电压线路中。3.根据权利要求2所述的带隙基准电压产生电路，其特征在于：所述第一偏置PMOS管的源极与所述工作电压正极连接，栅极与漏极连接并连接于所述第二偏置PMOS管的源极；所述第二偏置PMOS管的栅极与漏极连接并连接于所述第三偏置PMOS管的源极；所述第三偏置PMOS管的栅极与漏极连接，并作为所述偏置电压的输出端。4.根据权利要求3所述的带隙基准电压产生电路，其特征在于，所述偏置电压生成模块还包括：第一偏置NMOS管；所述第一偏置NMOS管的漏极与所述第三偏置PMOS管的漏极连接，栅极作为所述偏置电压生成模块的输入端，源极与地连接。5.根据权利要求4所述的带隙基准电压产生电路，其特征在于，所述偏置电压生成模块的输入端用于接入负温度系数电压。6.根据权利要求1所述的带隙基准电压产生电路，其特征在于，所述带隙基准电压模块包括：电流镜单元、正温度系数电压转换单元、正负温度系数叠加单元和带隙基准电压输出单元；所述电流镜单元用于将第一be结电压和第二be结电压的差值转换为电流；所述第一be结电压和所述第二be结电压的差值为正温度系数电压；所述正温度系数电压转换单元用于将所述电流间接转换为所述正温度系数电压；所述正负温度系数叠加单元用于将所述正温度系数电压和负温度系数电压叠加，生成所述带隙基准电压；所述带隙基准电压为与温度无关的电压量；所述带隙基准电压输出单元用...

【专利技术属性】
技术研发人员：迮德东，张杰，
申请(专利权)人：上海富芮坤微电子有限公司，
类型：发明
国别省市：