测试座、电路板、以及老化测试装置制造方法及图纸

本公开涉及一种测试座、电路板、以及老化测试装置，测试座包括：座体、第一电连接部、第二电连接部以及压紧件。座体设有至少两个安装部，安装部用于放置芯片样品。第一电连接部用于与芯片样品电性连接。第二电连接部用于与电路板电性连接，还与第一电连接部电性连接。压紧件用于使芯片样品固定于相应的安装部上。由于座体上设置有至少两个安装部，至少两个安装部分别对应装设至少两个芯片样品，并通过压紧件压紧固定，使得座体上能装设至少两个芯片样品。此外，至少两个芯片样品分别通过第一电连接部和第二电连接部相连，第二电连接部与电路板电性连接，使得一个测试座能对至少两个芯片样品进行测试工作，测试效率得以提高，成本得以降低。以降低。以降低。

【技术实现步骤摘要】
测试座、电路板、以及老化测试装置


[0001]本公开涉及半导体
，特别是涉及一种测试座、电路板、以及老化测试装置。

技术介绍

[0002]随着集成电路科技的快速发展，人们对芯片的可靠度要求越来越高。其中，高加速应力试验(Highly Accelerated Stress Test，HAST)是可靠性试验领域的重要研究方向，它可以快速有效的激发产品内部缺陷和薄弱环节，确定产品耐受应力极限，大幅度提高试验效率，降低产品研发成本。此外，偏压高度加速温度/湿度应力测试(bias highly accelerated temperature/humidity stress test；bHAST)是一种评估产品耐环境可靠度的一种常规方法，通常采用老化测试板对芯片样品进行测试。老化测试板主要包括电路板和固定于电路板上的测试座（Socket），测试座的底面紧密贴合并固定连接于电路板上，测试座背离于电路板上的部位用于装设待进行测试操作的芯片样品，并通过夹子或压盖使得芯片样品固定于测试座上。其中，测试座背离于电路板上的部位通常仅能放置一颗芯片样品，当待测的芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试座，其特征在于，所述测试座包括：座体，所述座体设有至少两个板面，每个所述板面上都设置有安装部，所述安装部用于放置待测样品；第一电连接部，所述第一电连接部设置于所述安装部上，用于与所述待测样品电性连接；第二电连接部，用于与电路板电性连接，所述第二电连接部还与所述第一电连接部电性连接；以及压紧件，用于将所述待测样品固定于相应的所述安装部上。2.根据权利要求1所述的测试座，其特征在于，所述板面设置于座体的侧面。3.根据权利要求2所述的测试座，其特征在于，所述第一电连接部包括若干电触点，所述电触点用于与所述待测样品电性连接。4.根据权利要求2所述的测试座，其特征在于，每个所述板面上还各设置有第一插接部，所述第二电连接部设置于所述第一插接部上，所述第一插接部用于与所述电路板上的第二插接部相互插接配合。5.根据权利要求1
‑
4任一项所述的测试座，其特征在于，所述第二电连接部包括多个金手指。6.根据权利要求1
‑
4任一项所述的测试座，其特征在于，所述压紧件为至少两个，所述压紧件与所述板面对应设置，分别用于使所述待测样品对应地压紧固定于所述安装部上。7.根据权利要求6所述的测试座，其特征在于，所述压紧件为压盖，所述压盖可打开地设置。8.根据权利要求7所述的测试座，其特征在于，所述压盖上形成有至少一个镂空口。9.根据权利要求8所述的测试座，其特征在于，所述压盖包括边框、第二抵接部、以及弹性连接件，所述第二抵接部设置于所述边框围合区域的中部，通过所述弹性连接件与所述边框相连，以在所述边框、所述第二抵接部、及所述弹性连接件之间形成所述镂空口。10.根据权利要求9所述的测试座，其特征在于，所述压盖还包括位置可调地设置于所述第二抵接部上的抵压件，所述抵压件用于与所述待测样品相互抵接。11.根据权利要求1...

【专利技术属性】
技术研发人员：谢鹏飞，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：