一种纸币鉴定系统技术方案

本实用新型专利技术涉及纸币防伪技术领域，具体涉及一种纸币鉴定系统，包括FPGA子系统、纸币放入传感器、磁传感器、图像模块和电机驱动模块；所述纸币放入传感器与FPGA子系统电性连接，所述磁传感器电性连接模数转换模块后与FPGA子系统电性连接，所述FPGA子系统与用于形成纸币全幅面磁图像的图像模块电性连接，所述FPGA子系统与电机驱动模块电性连接，本实用新型专利技术通过将纸币磁性特征转换为图像灰度值，从而得到纸币全幅面的磁图像，不需要使用多种传感器则可提高纸币的检测精度，降低成本。降低成本。降低成本。

【技术实现步骤摘要】
一种纸币鉴定系统


[0001]本技术涉及纸币防伪
，具体涉及一种纸币鉴定系统。

技术介绍

[0002]磁性特征是纸币的重要防伪特征之一，但传统的纸币鉴定技术仅对纸币在特定部位的磁性特征进行鉴别，检测精度不高，所以均采用多种传感器的方式从多方位进行识别鉴定来提高检测精度。
[0003]如公开号为CN101201945B的专利纸币识别模块是通过红外传感器、厚度传感器、图像传感器、磁传感器进行综合识别判断；公开号为CN211062119U的专利磁图像、厚度图像综合处理系统则是使用磁传感器和测厚传感器进行综合处理获取鉴定结果。
[0004]采用多种传感器的方式成本高。

技术实现思路

[0005]本技术的目的是提供一种纸币鉴定系统，不需要使用多种传感器则可提高纸币的检测精度，降低成本。
[0006]为实现上述目标，本技术提供了如下的技术方案：
[0007]一种纸币鉴定系统，包括FPGA子系统、纸币放入传感器、磁传感器、图像模块和电机驱动模块；所述纸币放入传感器与FPGA子系统电性连接，所述磁传感器电性连接模数转换模块后与FPGA子系统电性连接，所述FPGA子系统与用于形成纸币全幅面磁图像的图像模块电性连接，所述FPGA子系统与电机驱动模块电性连接；
[0008]所述模数转换模块包括运算放大器U9A和AD转换芯片，所述磁传感器的模拟信号端与运算放大器U9A的正向输入端连接，所述运算放大器U9A的反向输入端串联电阻R43后接入模拟参考电压，所述运算放大器U9A的反向输入端与输出端直接串联有电阻R42，所述电阻R42的两端并联有电容C20，所述运算放大器U9A的输出端依次串联电阻R11和电阻R10后接地，所述电阻R10的两端还并联有电容C10，所述运算放大器U9A的输出端串联电阻R11后与AD转换芯片的模拟信号输入端连接，所述AD转换芯片与输出端与FPGA子系统连接。
[0009]优选的，所述FPGA子系统包括FPGA处理器、SDRAM控制器、IO控制模块、数据压缩模块和设置在FPGA处理器内的FPGA下载电路、FPGA时钟电路、FPGA复位电路和FPGA电源。
[0010]优选的，所述FPGA处理器为Intel CYCLONE10系列10LP16。
[0011]优选的，纸币放入传感器包括光电传感器和红外对管。
[0012]进一步的，所述光电传感器的信号端依次串联电容C40和电阻R60后与运算放大器U7A的正向输入端连接，所述光电传感器的信号端串联电容C41后接地，所述光电传感器的信号端依次串联电容C40和电阻R65后接地，所述光电传感器的信号端依次串联电容C40和电阻R55后接入5V电源，所述运算放大器U7A的正向输入端和输出端之间串联有电阻R61，所述运算放大器U7A的反向输入端串联电阻R53后接入5V电源，所述运算放大器U7A的反向输入端还串联电阻R54后接地，所述电阻R54的两端并联有电容C35，所述运算放大器U7A的输
出端串联电阻R56后接入3.3V电源，所述运算放大器U7A的输出端与FPGA子系统连接，当光电传感器被遮挡时，FPGA子系统端能接受到方波信号，当光电传感器处有强光干扰时，FPGA子系统端接受的为杂乱波形，由此可判断纸币是否放入。
[0013]进一步的，所述红外对管的信号端串联电阻R46后与三极管Q2的集电极连接，所述三极管Q2的发射极接地，所述三极管Q2的发射极与基极之间串联有电阻R62,所述三极管Q2的基极串联电阻R66后与FPGA子系统连接，FPGA子系统端持续发射方波信号给红外对管传感器发射管，当红外对管被遮挡时，接收管则接收方波信号返回至FPGA子系统端，由此可判断纸币的位置。
[0014]优选的，所述FPGA子系统通过UART转USB接口与上位机电性连接，实现FPGA数据的实时上传以及与上位机软件的数据交换。
[0015]优选的，还包括电源模块，所述电源模块为FPGA子系统、纸币放入传感器、磁传感器、图像模块和电机驱动模块供电。
[0016]本技术的有益效果是：通过磁传感器采集纸币的磁性特征，再通过FPGA子系统和图像模块将纸币磁性特征转换为图像灰度值，从而得到纸币全幅面的磁图像，不需要使用多种传感器则可提高纸币的检测精度，降低成本。
附图说明
[0017]附图用来提供对本技术的进一步理解，并且构成说明书的一部分，与本技术的实施例一起用于解释本技术，并不构成对本技术的限制。在附图中：
[0018]图1是本技术的结构框图；
[0019]图2是本技术模数转换模块电路图；
[0020]图3是本技术光电传感器作用电路图；
[0021]图4是本技术红外对管作用电路图。
具体实施方式
[0022]如图1至4所示的一种纸币鉴定系统，在本实施例中，如图1所示，包括FPGA子系统、纸币放入传感器、磁传感器、图像模块和电机驱动模块，还包括电源模块，电源模块为FPGA子系统、纸币放入传感器、磁传感器、图像模块和电机驱动模块供电，纸币放入传感器与FPGA子系统电性连接，磁传感器电性连接模数转换模块后与FPGA子系统电性连接，FPGA子系统与用于形成纸币全幅面磁图像的图像模块电性连接，FPGA子系统与电机驱动模块电性连接，FPGA子系统通过UART转USB接口与上位机电性连接，实现FPGA数据的实时上传以及与上位机软件的数据交换，FPGA子系统包括FPGA处理器、SDRAM控制器、IO控制模块、数据压缩模块和设置在FPGA处理器内的FPGA下载电路、FPGA时钟电路、FPGA复位电路和FPGA电源，FPGA处理器为Intel CYCLONE10系列10LP16。
[0023]如图2所示，模数转换模块包括运算放大器U9A和AD转换芯片，磁传感器的模拟信号端与运算放大器U9A的正向输入端连接，运算放大器U9A的反向输入端串联电阻R43后接入模拟参考电压，运算放大器U9A的反向输入端与输出端直接串联有电阻R42，电阻R42的两端并联有电容C20，运算放大器U9A的输出端依次串联电阻R11和电阻R10后接地，电阻R10的两端还并联有电容C10，运算放大器U9A的输出端串联电阻R11后与AD转换芯片的模拟信号
输入端连接，AD转换芯片与输出端与FPGA子系统连接。
[0024]在本实施例中，AD转换芯片为3PA1030，如图2所示，AD转换芯片的MODE引脚端、DVDD引脚端、AVDD引脚端均接入3.3V电源，AD转换芯片的DGND引脚端、AGND引脚端、REFBS引脚端、REFSENSE引脚端、CLAMP引脚端均接地，AD转换芯片的REFTS引脚端串联电容C16后接地，电容C16的两端并联有电容C17，AD转换芯片的REFTS引脚端与VREF引脚端连接，AD转换芯片的REFTF引脚端串联电容C15后接地，AD转换芯片的REFTF引脚端与REFBF引脚端之间还串联有电容C14，电容C14的两端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种纸币鉴定系统，其特征在于，包括FPGA子系统、纸币放入传感器、磁传感器、图像模块和电机驱动模块；所述纸币放入传感器与FPGA子系统电性连接，所述磁传感器电性连接模数转换模块后与FPGA子系统电性连接，所述FPGA子系统与用于形成纸币全幅面磁图像的图像模块电性连接，所述FPGA子系统与电机驱动模块电性连接；所述模数转换模块包括运算放大器U9A和AD转换芯片，所述磁传感器的模拟信号端与运算放大器U9A的正向输入端连接，所述运算放大器U9A的反向输入端串联电阻R43后接入模拟参考电压，所述运算放大器U9A的反向输入端与输出端直接串联有电阻R42，所述电阻R42的两端并联有电容C20，所述运算放大器U9A的输出端依次串联电阻R11和电阻R10后接地，所述电阻R10的两端还并联有电容C10，所述运算放大器U9A的输出端串联电阻R11后与AD转换芯片的模拟信号输入端连接，所述AD转换芯片与输出端与FPGA子系统连接。2.根据权利要求1所述的一种纸币鉴定系统，其特征在于：所述FPGA子系统包括FPGA处理器、SDRAM控制器、IO控制模块、数据压缩模块和设置在FPGA处理器内的FPGA下载电路、FPGA时钟电路、FPGA复位电路和FPGA电源。3.根据权利要求2所述的一种纸币鉴定系统，其特征在于：所述FPGA处理器为Intel CYCLONE10系列10LP16。4.根据权利要求1所述的一种纸币鉴定系统，其特征在于：纸币放入传感器包括光电...

【专利技术属性】
技术研发人员：吴志军，周德舜，
申请(专利权)人：苏州硬禾信息科技有限公司，
类型：新型
国别省市：