开关电路的结构及其布线系统技术方案

一种开关电路的结构，包含第RF1输入端、第RF2输入端、第RFA输出端、第RFB输出端、第RFC输出端、第P2A路径、第P1B路径、第P1C路径、第一共同路径及第二共同路径。第P2A路径包含第一端，及第二端，耦接于第RFA输出端。第P1B路径包含第一端，及第二端，耦接于第RFB输出端。第P1C路径包含第一端，及第二端，耦接于第RFC输出端。第一共同路径耦接于第RF2输入端及第P2A路径的第一端。第二共同路径耦接于第RF1输入端输入端、第P1B路径的第一端及第P1C路径的第一端。第一共同路径及第二共同路径于不同平面互相交叉以形成第一跨线。相交叉以形成第一跨线。相交叉以形成第一跨线。

【技术实现步骤摘要】
开关电路的结构及其布线系统


[0001]本专利技术关于射频电路，特别是关于一种开关电路的结构及其布线系统。

技术介绍

[0002]射频(Radio Frequency，RF)开关能引导射频信号通过一或多条传送路径，且广泛应用于电视、移动电话、无线通信装置及卫星通讯装置。
[0003]在射频开关中，当2条不可相交的传送路径相遇时必然会产生跨线(crossover)。在跨线的位置一条传送路径会通过另一传送路径之上或之下，因此造成插入损耗增加。当射频开关为多轴多切开关时，多条传送路径会产生大量跨线，使多轴多切开关的信号质量大幅衰退。

技术实现思路

[0004]本专利技术实施例提供一种开关电路的结构，包含第RF1输入端、第RF2输入端、第RFA输出端、第RFB输出端、第RFC输出端、第P2A路径、第P1B路径、第P1C路径、第一共同路径及第二共同路径。第P2A路径包含第一端，及第二端，耦接于第RFA输出端。第P1B路径包含第一端，及第二端，耦接于第RFB输出端。第P1C路径包含第一端，及第二端，耦接于第RFC输出端。第一共同路径耦接于第RF2输入端及第P2A路径的第一端。第二共同路径耦接于第RF1输入端、第P1B路径的第一端及第P1C路径的第一端。第一共同路径及第二共同路径于不同平面互相交叉以形成第一跨线。
[0005]本专利技术实施例提供另一种布线系统，包含内存及处理器。内存用以储存程序代码。处理器耦接于内存，用以从内存加载程序代码以执行接收一开关电路的一电路设置，电路设置包含N输入端、M输出端及(N*M)开关路径，N、M为正整数，依据N输入端将(N*M)开关路径分为N组开关路径，将N输入端及N组开关路径分为第一组电路及及第二组电路，及移动第一组电路中的开关路径以减少开关路径的跨线数量而更新第一组电路。
附图说明
[0006]图1为相关技术中的一种开关电路的结构的示意图。图2为一种跨线的示意图。图3为本专利技术实施例中的一种布线方法的流程图。图4为图3的布线方法的一步骤所产生的开关电路的结构的示意图。图5为图3的布线方法的另一步骤所产生的开关电路的结构的示意图。图6为本专利技术实施例中的另一步骤所产生的开关电路的结构的示意图。图7为本专利技术实施例中的另一种开关电路的结构的示意图。图8为本专利技术实施例中的另一种开关电路结构的示意图。图9为开关路径的电路示意图。符号说明
1,4
‑
8:开关电路的结构20,24,26:上层走线22:下层走线300:布线方法9:开关路径S302至S326:步骤RF1至RF5:输入端RFA至RFE:输出端P1A至P5A，P1B至P5B，P1C至P5C，P1D至P5D，P1E至P5E:开关路径P1至P13:第一共同路径至第十三共同路径S90、S92及S94:开关Vss:接地电压x1至x9,xp:跨线
具体实施方式
[0007]图1为相关技术中的一种开关电路的结构1的示意图。开关电路为4轴4切(four
‑
pole four
‑
throw，FPFT)开关电路，用以在4输入端中之一者及4输出端中之一者形成通路以传送或接收射频信号。开关电路的结构1包含输入端RF1至RF4、输出端RFA至RFD、及开关路径P1A至P4A，P1B至P4B，P1C至P4C，P1D至P4D。由于输入端RF1至RF4之间不能互相连接，因此输入端RF1至RF4及开关路径P1A至P4A，P1B至P4B，P1C至P4C，P1D至P4D之间的16条路径会形成18(18＝(1+2+3)*3)点跨线(crossovers)xp。图2为一种跨线xp的示意图。跨线xp包含上层走线20，24，26及下层走线22。上层走线20，24，26可位于上层金属层，下层走线22可位于下层金属层。上层走线24、下层走线22及上层走线26可依序耦接。上层走线20可为第一路径的一部分，上层走线24，26及下层走线22可为第二路径的一部分。由于第二路径由上层走线24耦接至下层走线22及由下层走线22耦接至上层走线26都会产生插入损耗，因此第二路径的信号质量会降低。当开关电路1的输入端及/或输出端的数量增加时，跨线xp的数量也会随之增加。例如，当开关电路的输入端数量N等于3时，总跨线数量等于6(＝(1+2)*2)；当N等于4时，总跨线数量等于18；当N等于5时，总跨线数量等于40(＝(1+2+3+4)*4)。增加的跨线xp的数量会更增加插入损耗，大幅降低信号质量。
[0008]图3为本专利技术实施例中的一种布线方法300的流程图。布线方法300适用于包含内存及处理器的布线系统。内存用以储存程序代码，用以实现布线方法300。处理器耦接于内存，用以从内存加载程序代码以执行布线方法300。布线方法300包含步骤S302至S326，用以减低开关电路中跨线xp的数量以减少插入损耗。步骤S302至S306用以初始化开关电路的电路设置。步骤S310至S318用以于开关电路的输入端数量为奇数时，减少跨线xp的数量。步骤S320至S326用以于开关电路的输入端数量为偶数时，减少跨线xp的数量。任何合理的技术变更或是步骤/顺序调整都属于本专利技术所揭露的范畴。步骤S302至S326的详细内容如下所述：
[0009]步骤S302:接收开关电路的电路设置，电路设置包含N输入端、M输出端及(N*M)开关路径；
[0010]步骤S304:依据该N输入端将该(N*M)开关路径分为N组开关路径；
[0011]步骤S306:判断N为奇数或偶数？若为奇数，继续步骤S310；若为偶数，则跳至步骤S320；
[0012]步骤S310:将N输入端及N组开关路径分为第一组电路及第二组电路；
[0013]步骤S312:移动第一组电路中的开关路径以减少第一组电路的跨线数量而更新第一组电路；
[0014]步骤S314:判定第一组电路是否化简完成？若是，继续步骤S316；若否，继续步骤S312；
[0015]步骤S316:判定第二组电路是否化简完成？若是，结束布线方法300；若否，继续步骤S318；
[0016]步骤S318:移动第二组电路中的开关路径以减少第二组电路的跨线数量而更新第二组电路；继续步骤S316；
[0017]步骤S320:将N输入端及N组开关路径分为第一组电路及第二组电路；
[0018]步骤S322:移动第一组电路中的开关路径以减少第一组电路的跨线数量以更新第一组电路；
[0019]步骤S324:判定第一组电路是否化简完成？若是，继续步骤S326；若否，继续步骤S322；
[0020]步骤S326:依据第一组电路的镜像更新第二组电路；结束布线方法300。
[0021]以下以4轴4切开关电路来解释步骤S310至S326。在步骤S302，开关电路的电路设置由用户经由输入接口输入处理器，或储存于处理器可读取的设置档。N，M皆为大于1的正整数。在一些实施例中，N等于M。对4轴4切开关电路来说，电路设置包含4输入端、4输出端及16(16＝4*4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种开关电路的结构，其特征在于，包含：一第RF1输入端；一第RF2输入端；一第RFA输出端；一第RFB输出端；一第RFC输出端；一第P2A路径，包含一第一端，及一第二端，耦接于该第RFA输出端；一第P1B路径，包含一第一端，及一第二端，耦接于该第RFB输出端；一第P1C路径，包含一第一端，及一第二端，耦接于该第RFC输出端；一第一共同路径，耦接于该第RF2输入端及该第P2A路径的该第一端；及一第二共同路径，耦接于该第RF1输入端、该第P1B路径的该第一端及该第P1C路径的该第一端；其中该第一共同路径及该第二共同路径于不同平面互相交叉以形成一第一跨线。2.如权利要求1所述的开关电路的结构，其特征在于，另包含：一第P2B路径，包含一第一端，及一第二端，耦接于该第RFB输出端；其中该第一共同路径另耦接于该第P2B路径的该第一端。3.如权利要求2所述的开关电路的结构，其特征在于，另包含一第P1A路径，包含一第一端，耦接于该第RF1输入端，及一第二端，耦接于该第RFA输出端；其中该第P1A路径、该第P2A路径、该第P2B路径、该第P1B路径及该第P1C路径与该第RF1输入端及该第RF2输入端之间的距离依序增加。4.如权利要求3所述的开关电路的结构，其特征在于，另包含：一第RF3输入端；一第P2C路径，包含一第一端，耦接于该第RF2输入端，及一第二端，耦接于该第RFC输出端；一第P3A路径，包含一第一端，耦接于该第RF3输入端，及一第二端，耦接于该第RFA输出端；一第P3B路径，包含一第一端，耦接于该第RF3输入端，及一第二端，耦接于该第RFB输出端；及一第P3C路径，包含一第一端，耦接于该第RF3输入端，及一第二端，耦接于该第RFC输出端；其中该第RF1输入端沿一第一方向连接至该第P1A路径、该第P1B路径及该第P1C路径；该第RF2输入端沿该第一方向连接至该第P2A路径、该第P2B路径及该第P2C路径；该第RF3输入端沿该第一方向连接至该第P3A路径、该第P3B路径及该第P3C路径；该第RFA输出端沿一第二方向连接至该第P1A路径、该第P2A路径及该第P3A路径；该第RFB输出端沿该第二方向连接至该第P1B路径、该第P2B路径及该第P3B路径；该第RFC输出端沿该第二方向连接至该第P1C路径、该第P2C路径及该第P3C路径；及该第一方向及该第二方向不同。5.如权利要求2所述的开关电路的结构，其特征在于，另包含：一第RFD输出端；及
一第P1D路径，包含一第一端，耦接于该第RF1输入端，及一第二端，耦接于该第RFD输出端。6.如权利要求5所述的开关电路的结构，其特征在于，另包含：一第P2C路径，包含一第一端，及一第二端，耦接于该第RFC输出端；其中该第RF2输入端至该第P2C路径之间的一路径及该第RF1输入端至该第P1D路径之间的一路径于不同平面互相交叉以形成一第二跨线。7.如权利要求5所述的开关电路的结构，其特征在于，另包含：一第RF3输入端；一第RF4输入端；一第P4A路径，包含一第一端，及一第二端，耦接于该第RFA输出端；一第P4B路径，包含一第一端，及一第二端，耦接于该第RFB输出端；一第P3B路径，包含一第一端，及一第二端，耦接于该第RFB输出端；一第P3C路径，包含一第一端，及一第二端，耦接于该第RFC输出端；一第P3D路径，包含一第一端，及一第二端，耦接于该第RFD输出端；一第三共同路径，耦接于该第RF4输入端、该第P4A路径的该第一端及该第P4B路径的该第一端；及一第四共同路径，耦接于该第RF3输入端、该第P3B路径的该第一端、及该第P3C路径的该第一端；其中该第三共同路径及该第四共同路径于不同平面互相交叉以形成一第三跨线。8.如权利要求7所述的开关电路的结构，其特征在于，另包含：一第P4C路径，包含一第一端，及一第二端，耦接于该第RFC输出端；及一第P3D路径，包含一第一端，及一第二端，耦接于该第RFD输出端；其中该第RF4输入端至该第P4C路径之间的一路径及该第RF3输入端至该第P3D路径之间的一路径于不同平面互相交叉以形成一第四跨线。9.如权利要求5所述的开关电路的结构，其特征在于，另包含：一第P1A路径，包含一第一端，耦接于该第RF1输入端，及一第二端，耦接于该第RFA输出端；其中该第P1A路径、该第P2A路径、该第P2B路径、该第P1B路径、该第P1C路径与该第RF1输入端及该第RF2输入端之间的距离依序增加。10.如权利要求9所述的开关电路的结构，其特征在于，其中：一第P3A路径，包含一第一端，耦接于该第RF3输入端，及一第二端，耦接于该第RFA输出端；其中该第P3A路径、该第P4A路径、该第P4B路径、该第P3B路径、该第P3C路径与该第RF3输入端及该第RF4输入端之间的距离依序增加。11.如权利要求1所述的开关电路的结构，其特征在于，另包含：一第RFD输出端；一第RFE输出端；一第P1D路径，包含一第一端，经由该第二共同路径耦接于该第RF1输入端，及一第二端，耦接于该第RFD输出端；及
一第P1E路径，包含一第一端，经由该第二共同路径耦接于该第RF1输入端，及一第二端，耦接于该第RFE输出端。12.如权利要求11所述的开关电路的结构，其特征在于，另包含：一第P2B路径，包含一第一端，及一第二端，耦接于该第RFB输出端；一第P2C路径，包含一第一端，及一第二端，耦接于该第RFC输出端；一第P2D路径，包含一第一端，及一第二端，耦接于该第RFD输出端；一第P2E路径，包含一第一端，及一第二端，耦接于该第RFE输出端；一第P3A路径，包含一第一端，及一第二端，耦接于该第RFA输出端；一第P3B路径，包含一第一端，及一第二端，耦接于该第RFB输出端；一第P3C路径，包含一第一端，及一第二端，耦接于该第RFC输出端；一第P3D路径，包含一第一端，及一第二端，耦接于该第RFD输出端；一第P3E路径，包含一第一端，及一第二端，耦接于该第RFE输出端；一第RF3输入端；一第三共同路径，耦接于该第RF3输入端、该第P3...

【专利技术属性】
技术研发人员：陈智圣，杨怡彬，
申请(专利权)人：立积电子股份有限公司，
类型：发明
国别省市：