多沟道多路复用器制造技术

一种电路(400)包括具有第一输入节点和第一输出节点的第一开关组件(111)，以及具有第二输入节点和第二输出节点的第二开关组件(112)。该电路进一步包括第三开关组件(430)、运算放大器(130)和缓冲器(410)。第三开关组件(430)具有第三输入节点和第三输出节点。第三输入节点耦合到第二输出节点，并且第三输出节点耦合到第一输出节点。缓冲器(410)具有缓冲器输入和缓冲器输出。缓冲器输入耦合到运算放大器(130)的输入级。缓冲器输出耦合到第三开关组件(430)。关组件(430)。关组件(430)。

【技术实现步骤摘要】
【国外来华专利技术】多沟道多路复用器

技术介绍

[0001]一些应用包括传感器处理系统和多路复用器。一个或多个传感器可以耦合到多路复用器。传感器通过多路复用器耦合到处理系统。多路复用器包括多个沟道，每个沟道可能耦合到单独的传感器。处理系统一次处理来自一个传感器的信号。为了接收和处理来自耦合到沟道之一的给定传感器的信号，到多路复用器的控制信号启用对应于期望的传感器的沟道，同时停用多路复用器的其余沟道。

技术实现思路

[0002]在一个示例中，一种电路包括第一开关组件、第二开关组件和第三开关组件、缓冲器和基体偏置电路。第一开关组件具有第一输入节点和第一输出节点。第二开关组件具有第二输入节点和第二输出节点。第三开关组件具有第三输入节点和第三输出节点。第三输入节点耦合到第二输出节点。第三输出节点耦合到第一输出节点。第三开关组件包括第一晶体管，该第一晶体管包括基体(bulk)。缓冲器具有缓冲器输入和缓冲器输出。缓冲器输入耦合到第一输出节点，并且缓冲器输出耦合到第三开关组件。基体偏置电路耦合到第一晶体管的基体。基体偏置电路被配置为响应于输入节点上的电压高于第一电压电平而将第一晶体管的基本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电路，其包括：第一开关组件，其具有第一输入节点和第一输出节点；第二开关组件，其具有第二输入节点和第二输出节点；第三开关组件，其具有第三输入节点和第三输出节点，所述第三输入节点耦合到所述第二输出节点，并且所述第三输出节点耦合到所述第一输出节点；运算放大器，其具有输入级；以及缓冲器，其具有缓冲器输入和缓冲器输出，所述缓冲器输入耦合到所述运算放大器的所述输入级，并且所述缓冲器输出耦合到所述第三开关组件。2.根据权利要求1所述的电路，其中所述缓冲器包括单位增益缓冲器。3.根据权利要求2所述的电路，其中所述第三开关组件包括：第一开关；第二开关，其耦合在中间节点处的所述第一开关和所述第二输出节点之间；以及第三开关，其耦合在所述中间节点和所述缓冲器输出之间。4.根据权利要求1所述的电路，其中所述缓冲器包括：第一晶体管，其具有耦合到第一偏置电压节点的第一栅极；第二晶体管，其具有耦合到第二偏置电压节点的第二栅极；以及第三晶体管，其耦合在所述第一晶体管和所述第二晶体管之间，所述第三晶体管具有第三栅极和漏极，所述第三栅极在所述缓冲器输出处耦合到所述漏极。5.根据权利要求1所述的电路，其中所述第三开关组件包括具有基体、源极和漏极的第一晶体管，并且所述电路进一步包括耦合到所述第一晶体管的所述基体的基体偏置电路。6.根据权利要求5所述的电路，其中所述第一晶体管是p型金属氧化物半导体场效应晶体管。7.根据权利要求5所述的电路，其中所述基体偏置电路被配置为响应于所述第三输入节点上的电压高于第一电压电平而将所述第一晶体管的所述基体偏置到第一偏置电压，并且响应于所述第三输入节点上的所述电压低于第二电压电平而偏置所述第一晶体管的所述基体到第二偏置电压，其中所述第一电压电平大于所述第二电压电平，并且其中第二偏置电压小于所述第一偏置电压。8.根据权利要求5所述的电路，其中所述第三开关组件包括具有第一栅极、第一源极、第一漏极和基体的第一晶体管，并且其中所述基体偏置电路包括：第二晶体管，其包括第二栅极、第二源极和第二漏极；以及第二晶体管，其包括第三栅极、第三源极和第三漏极，并且所述第三源极耦合到所述第二漏极和所述基体。9.根据权利要求8所述的电路，其中所述第三栅极耦合到所述第一输出节点。10.一种电路，其包括：第一开关组件，其具有第一输入节点和第一输出节点；第二开关组件，其具有第二输入节点和第二输出节点；第三开关组件，其具有第三输入节点和第三输出节点，所述第三输入节点耦合到所述第二输出节点，并且所述第三输出节点耦合到所述第一输出节点，所述第三开关组件包括具有基体的第一晶体管；
运算放大器，其具有输入级，所述输入级耦合到所述第一输出节点；以及基体偏置电路，其耦合到所述第一晶体管的所述基体...

【专利技术属性】
技术研发人员：N阿加瓦尔，VR阿尔，KS卡兰吉卡尔，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：