一种基于电力电子芯片串联的功率模块制造技术

公开了基于电力电子芯片串联的功率模块，涉及电力电子技术领域，所述功率模块由多个功率单元通过串联的方式连接在一起。公开的功率模块将低耐压电力电子芯片高密度的集成在一起提升功率模块的耐压和电流等级，其有益效果在于：提出的高密度串联结构设计降低模块功率主回路寄生电感，提出的功率模块及其设计方案避免了采用高耐压电力电子器件实现高耐压大电流功率变换时的高成本和高损耗劣势。电流功率变换时的高成本和高损耗劣势。电流功率变换时的高成本和高损耗劣势。

【技术实现步骤摘要】
一种基于电力电子芯片串联的功率模块


[0001]本专利技术涉及电力电子
，尤其涉及采用有源箝位均压技术的电力电子芯片串联的功率模块及其结构设计。

技术介绍

[0002]对于传统的硅基器件而言，大幅提升器件的电压等级只能依靠双极型的器件结构设计，但是双极型器件的开关损耗较高，使得高耐压双极性器件的应用收到限制。为了实现低损耗的高压大功率输出，新型宽禁带半导体电力电子器件的研究和开发成为必然趋势。碳化硅(Silicon Carbide，SiC)器件是第三代半导体器件的典型代表，具有开关速度快、损耗低的特点，在电力系统中存在广阔的应用前景。当前，1.2kV及其以下耐压等级碳化硅电力电子芯片已完全大规模商业化，其价格也比较合理，但是由于碳化硅材料和芯片工艺技术的制约，低成本的可靠的高耐压碳化硅器件仍旧遥遥无期。因此，采用串联低损耗的碳化硅器件实现高耐压的功率模块方案成为了中高压电力变换降低损耗、降低成本、提升系统输出功率的最佳选择。
[0003]采用低压器件搭建高压功率变换系统有两种可能的解决方案，分别是多电平转换器方案(Multilevel Converter Scheme)和电力电子器件串联方案(Power Devices Series Scheme)。级联H桥多电平变换器(Cascaded H
‑
Bridge Multilevel Converter，CHB)和模块化多电平变换器(Modular Multilevel Converter，MMC)具有模块化结构、高效率和高可靠性的特点，已被应用于众多中高功率应用场合里。然而，多电平转换器方案通常不得不使用大尺寸的无源元件，例如，CHB需要配备较大体积的移相变压器，而MMC中电容器占其子模块尺寸的70％左右。这些缺点阻碍了多电平转换器在一些对重量和体积要求严格的应用场合的使用，例如电气化运输和数据中心等。
[0004]电力电子器件串联是将低压功率器件应用于中高压应用场合的另外一种较为直接的方式。电力电子器件的串联方案提高了功率变换系统的耐压等级，增加了功率变换系统的输出功率，其相对于多电平技术方案的优点在于串联后的功率变换系统体积小、无源元件数量少、电路拓扑简单。但是由于电力电子器件的电性能参数或者外部电路条件存在差异，比如：结电容、栅极的阈值电压、栅极驱动信号延时、施加在栅极的瞬时驱动电压等，结果导致串联电力电子器件的电压极容易出现不均衡，功率变换系统的电气可靠性不高的问题。因此，实现串联器件的电压均衡(Voltage Balance)成为采用低耐压电力电子器件的功率变换系统进一步提升电压和电流等级的技术关键。
[0005]目前关于有源箝位的研究都是基于分立器件或者标准化的行业模块来开展的。基于分立器件的串联方案存在系统功率密度低、难以大电流运行的劣势，无法满足中高压应用的大功率需求；基于标准化的商业模块的串联方案虽然解决了中高压应用的大功率需求，但是，商业模块功率回路电路拓扑结构与采用有源箝位控制策略的功率变换系统整体架构的不匹配也使得基于商业模块的有源箝位串联方案存在诸多局限，比如功率变换系统电压电流等级扩展不方便、功率变换系统内部功率回路线路较长导致了较大的寄生电感、
功率模块主电路拓扑不合理、功率模块及其功率变换系统的功率密度不高或者动态响应较慢等。
[0006]为了将低耐压碳化硅器件的低损耗和低成本优势扩展到高耐压大功率应用领域，逐步取代存在诸多缺点的多电平技术方案，亟须研制基于串联低耐压电力电子芯片并采用有源箝位控制策略的低成本的高压大功率模块。开发适合于有源箝位控制策略的串联拓扑结构功率模块，对于充分验证有源箝位技术方案在高压大功率变换
有着极其重要的意义；开发串联拓扑结构功率模块也是有源箝位技术方案在高压大功率变换
实现产业化的必经之路基于低耐压电子电子芯片并采用有源箝位均压控制的串联拓扑结构功率模块具有巨大的应用前景和经济价值。

技术实现思路

[0007]为了解决上述现有技术的一个或多个技术问题，本专利技术提出了一种基于电力电子芯片串联的功率模块及其结构设计。
[0008]根据本专利技术一实施例提出了一种基于电力电子芯片串联的功率模块，其特征在于，包括：底板；第一焊料层，位于所述底板上表面；功率单元，其包括第一DBC结构、第二DBC结构、第三DBC结构、第二焊料层、主开关管电力电子芯片、辅助开关管电力电子芯片、箝位电容、主开关管栅极信号端子、主开关管源极信号端子、辅助开关管栅极信号端子、辅助开关管源极信号端子、箝位电容电压采样信号端子，其中所述第一DBC结构或者所述第二DBC结构或者所述第三DBC结构均包括下层铜箔、中间层陶瓷和上层铜箔，所述下层铜箔位于所述第一焊料层上表面，所述第二焊料层位于所述上层铜箔上表面，所述主开关管电力电子芯片或者所述辅助开关管电力电子芯片均位于所述第二焊料层上表面，所述功率单元的电路拓扑结构包括主功率支路和与之并联的有源箝位支路，所述主功率支路包括并联连接的主开关管电力电子芯片，而所述有源箝位支路包括辅助开关管电力电子芯片和与之串联的箝位电容；功率电极，包括“DC+”功率电极和“DC
‑”
功率电极，其位于所述上层铜箔上；串联连接结构，位于所述上层铜箔上，用于实现并列的多个所述功率单元的串联连接；以及所述功率模块内部并列了多个所述功率单元，并列的多个所述功率单元通过所述串联连接结构被串联在一起，所述“DC+”功率电极位于所述并列的第一个功率单元的第一DBC结构上，所述“DC
‑”
功率电极位于所述并列的最后一个功率单元的第一DBC结构上，布局于所述第二DBC结构上的所述主开关管栅极信号端子和主开关管源极信号端子、布局于所述第三DBC结构上的辅助开关管栅极信号端子和辅助开关管源极信号端子均位于平行于所述功率模块长轴中心线的一条直线上，所述直线位于所述功率模块的一长外侧边区域。
[0009]根据本专利技术又一实施例提出了一种串联拓扑结构功率模块，其包括：功率单元，其包括第一DBC结构、第二DBC结构、第三DBC结构、第二焊料层、主开关管电力电子芯片、辅助开关管电力电子芯片、箝位电容、主开关管栅极信号端子、主开关管源极信号端子、辅助开关管栅极信号端子、辅助开关管源极信号端子、箝位电容电压采样信号端子，其中所述第一DBC结构或者所述第二DBC结构或者所述第三DBC结构均包括下层铜箔、中间层陶瓷和上层铜箔，所述下层铜箔位于所述第一焊料层上表面，所述第二焊料层位于所述上层铜箔上表面，所述主开关管电力电子芯片或者所述辅助开关管电力电子芯片均位于所述第二焊料层上表面，所述功率单元的电路拓扑结构包括主支路和与之并联的有源箝位支路，所述主支
路包括并联连接的主开关管电力电子芯片，而所述有源箝位支路包括辅助开关管电力电子芯片和与之串联的箝位电容；功率电极，包括“DC+”功率电极和“DC
‑”
功率电极，其位于所述上层铜箔上；串联连接结构，位于所述上层铜箔上，用于实现并列的多个所述功率单元的串联连接；以及所述功率模块内部并列了多个所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于电力电子芯片串联的功率模块，其特征在于，包括：底板；第一焊料层，位于所述底板上表面；功率单元，其包括第一DBC结构、第二DBC结构、第三DBC结构、第二焊料层、主开关管电力电子芯片、辅助开关管电力电子芯片、箝位电容、主开关管栅极信号端子、主开关管源极信号端子、辅助开关管栅极信号端子、辅助开关管源极信号端子、箝位电容电压采样信号端子，其中所述第一DBC结构或者所述第二DBC结构或者所述第三DBC结构均包括下层铜箔、中间层陶瓷和上层铜箔，所述下层铜箔位于所述第一焊料层上表面，所述第二焊料层位于所述上层铜箔上表面，所述主开关管电力电子芯片或者所述辅助开关管电力电子芯片均位于所述第二焊料层上表面，所述功率单元的电路拓扑包括主支路和与之并联的有源箝位支路，所述主支路包括并联连接的主开关管电力电子芯片，而所述有源箝位支路包括辅助开关管电力电子芯片和与之串联的箝位电容；功率电极，包括“DC+”功率电极和“DC
‑”
功率电极，其位于所述上层铜箔上；串联连接结构，位于所述上层铜箔上，用于实现并列的多个所述功率单元的串联连接；以及所述功率模块内部并列了多个所述功率单元，并列的多个所述功率单元通过所述串联连接结构被串联在一起，所述“DC+”功率电极位于所述并列的第一个功率单元的第一DBC结构上，所述“DC
‑”
功率电极位于所述并列的最后一个功率单元的第一DBC结构上，布局于所述第二DBC结构上的所述主开关管栅极信号端子和主开关管源极信号端子、布局于所述第三DBC结构上的辅助开关管栅极信号端子和辅助开关管源极信号端子均位于平行于所述功率模块长轴中心线的一条直线上，所述直线位于所述功率模块的一长外侧边区域。2.如权利要求1所述的功率模块，其特征在于，其内部串联的所述功率单元的数量为N且N为大于等于2的自然数，所述功率模块的耐压等于所述功率单元耐压的N倍。3.如权利要求1所述的功率模块，其特征在于，所述主开关管电力电子芯片的并联数、所述辅助开关管电力电子芯片的并联数、所述箝位电容的并联数均可大于等于1，其中所述箝位电容的尺寸大小可彼此不同。4.如权利要求1和3所述的功率模块，其特征在于，所述主开关管电力电子芯片或者所述辅助开关管电力电子芯片也可相应的反并联续流二极管芯片，所谓的反并联是指所述续流二极管芯片的阴极与所述开关电力电子芯片的漏极相连，所述续流二极管芯片的阳极与所述开关电力电子芯片的源极相连。5.如权利要求1、3或4所述的功率模块，其特征在于，所述第二DBC结构可与所述第三DBC结构完全相同，所述第二DBC结构也可与所述第三DBC结构集成为一个单一结构，或者所述第二DBC结构和所述第三DBC结构与所述第一DBC结构集成为一个单一结构，所谓的单一结构是指集成后的DBC结构只包含单一的一整块中间陶瓷层。6.如权利要求1或5所述的功率模块，其特征在于，第一DBC结构紧挨所述第二DBC结构的所述第一DBC结构上层铜箔区域为所述主开关管电力电子芯片栅
‑
源极路径的栅极条和源极条区域，紧挨所述第三DBC结构的所述第一DBC结构上层铜箔区域为所述辅助开关管电力电子芯片栅
‑
源极路径的栅极条和源极条区域，布局主开关管电力电子芯片的“L”形区域紧挨所述主开关管电力电子芯片栅
‑
源极路径栅极条和源极条的区域，布局辅助开关管电
力电子芯片的“L”形区域紧挨所述辅助开关管电力电子芯片栅
‑
源极路径栅极条和源极条的区域，布局串联连接结构的区域整体呈“J”形，所述“J”形底部对应的铜箔区域被嵌套于两个“L”形区域之间。7.如权利要求1、5或6所述的功率模块，其特征在于，所述第一DBC结构上层铜箔中布局串联连接结构的区域、布局箝位电容的低电压引脚的区域和布局采样箝位电容低电位电压的电容电压采样端子的区域为一呈“J”形的单一连通区域，该单一连通区域在电路拓扑上以低电压电位为特征；所述第一DBC结构上层铜箔中布局辅助开关管电力电子芯片的区域、布局箝位电容的高电位电压引脚的区域和布局采样箝位电容高电位电压的电容电压采样端子的区域为一呈“L”形的单一连通区域，该“L”形单一连通区域在电路拓扑上以高电压电位为特征且“L”形的短边被嵌套进所述“J”形单一连通区域内部。8.如权利要求1或2所述的功率模块，其特征在于，所述串联连接结构布局于所述功率模块长轴中心线相对于所述第二DBC结构或者第三DBC结构的另外一侧边区域，其在模块水平面的投影在平行于所述模块长轴中心线的一条直线上呈周期性的分布。9.如权利要求1或2所述的功率模块，其特征在于，所述功率模块串联所述功率单元的起点和终点分别为“DC+”功率电极和“DC
‑”
功率电极，所述功率模块的主功率支路由功率单元主支路串联而成，所述功率模块主功率支路在所述功率模块水平面的投影呈“...

【专利技术属性】
技术研发人员：盛况，张茂盛，任娜，吴新科，王珩宇，
申请(专利权)人：浙江大学，
类型：发明
国别省市：