一种基于串联拓扑结构的功率模块制造技术

公开了一种基于串联拓扑结构的功率模块，涉及电力电子技术领域，公开的功率模块通过第一功率单元和第二功率单元依次串联的设计将低耐压电力电子芯片高密度的集成在一起提升功率模块的耐压和电流等级，其有益效果在于：提出的第一功率单元的第一DBC结构和与之对称的第二功率单元的第二DBC结构的设计大幅降低模块功率主回路寄生电感，提出的将功率模块输入测信号端子布局于模块中心线的设计降低模块输入侧回路的寄生电感的同时还提升了输入侧回路路径对称性和紧凑性，以便驱动电路与所述功率模块高密度集成。述功率模块高密度集成。述功率模块高密度集成。

【技术实现步骤摘要】
一种基于串联拓扑结构的功率模块


[0001]本专利技术涉及电力电子
，尤其涉及采用有源箝位均压控制技术的串联拓扑结构功率模块及其结构设计。

技术介绍

[0002]采用低压器件搭建高压功率变换系统有两种可能的解决方案，分别是多电平变换器方案(Multilevel Converter Scheme)和电力电子器件串联方案(Power Devices Series Scheme)。以级联H桥多电平变换器(Cascaded H
‑
Bridge Multilevel Converter，CHB)和模块化多电平变换器(Modular Multilevel Converter，MMC)为代表的多电平变换器方案具有模块化结构、高效率和高可靠性的特点，已被应用于众多中高功率变换应用场合里。然而，多电平转换器方案通常不得不使用大尺寸的无源元件，例如，CHB需要配备较大体积的移相变压器，而MMC中电容器占其子模块尺寸的70％左右。这些缺点阻碍了多电平转换器在一些对重量和体积要求严格的应用场合的使用，例如电气化运输和数据中心等。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于串联拓扑结构的功率模块，其特征在于，包括：底板；第一焊料层，位于所述底板上表面；第一功率单元，其包括第一DBC结构、第二焊料层、主开关管电力电子芯片、辅助开关管电力电子芯片、箝位电容、主开关管栅极信号端子、主开关管源极信号端子、辅助开关管栅极信号端子、辅助开关管源极信号端子、电压采样信号端子，其中所述第一DBC结构包括下层铜箔、中间层陶瓷和上层铜箔，所述下层铜箔位于所述第一焊料层上表面，用于实现和所述底板的连接，所述第一功率单元的电路拓扑结构包括第一基本电路单元和与之串联的第二基本电路单元，所述第一基本电路单元或者第二基本电路单元均包括主开关管电力电子芯片和与之并联的有源箝位支路，所述有源箝位支路包括所述辅助开关管电力电子芯片和与之串联的所述箝位电容，所述第一功率单元主支路包括第一基本电路单元主开关管电力电子芯片和与之串联的第二基本电路单元主开关管电力电子芯片；第二功率单元，其包括第二DBC结构、第二焊料层、主开关管电力电子芯片、辅助开关管电力电子芯片、箝位电容、主开关管栅极信号端子、主开关管源极信号端子、辅助开关管栅极信号端子、辅助开关管源极信号端子、电压采样信号端子，其中所述第二DBC结构包括下层铜箔、中间层陶瓷和上层铜箔，所述下层铜箔位于所述第一焊料层上表面，用于实现和所述底板的连接，所述第二功率单元的电路拓扑结构包括第三基本电路单元和与之串联的第四基本电路单元，所述第三基本电路单元或者第四基本电路单元均包括主开关管电力电子芯片和与之并联的有源箝位支路，所述有源箝位支路包括所述辅助开关管电力电子芯片和与之串联的所述箝位电容，所述第二功率单元主支路包括第三基本电路单元主开关管电力电子芯片和与之串联的第四基本电路单元主开关管电力电子芯片；串联连接结构，位于所述第一DBC结构和第二DBC结构的上层铜箔上，用于实现第一功率单元和第二功率单元的串联连接；功率电极，包括“DC+”功率电极和“DC
‑”
功率电极；以及所述功率模块内部所述第一功率单元和所述第二功率单元被依次并列且通过串联连接结构连接在一起，所述“DC+”功率电极位于所述并列的第一个第一功率单元的第一基本电路单元上，所述的“DC
‑”
功率电极位于所述并列的最后一个所述的第一功率单元的第二基本电路单元或者第二功率单元的第四基本电路单元上；多个所述第一功率单元和所述第二功率单元依次串联形成的模块中所述第一基本电路单元、第二基本电路单元、第三基本电路单元和第四基本电路单元也被依次串联在一起。2.如权利要求1所述的功率模块，其特征在于，所述第一基本电路单元的源极与所述第二基本电路单元的漏极通过所述第一DBC结构上层铜箔实现电气互连，所述第三基本电路单元的源极与所述第四基本电路单元的漏极通过所述第二DBC结构上层铜箔实现电气互连；所述第一功率单元和所述第二功率单元依次串联连接时所述第一功率单元和所述第二功率单元的短轴中心线均平行于所述功率模块的长轴中心线，第二功率单元中所述第三基本电路单元的漏极与所串联的上一个所述第一功率单元的第二基本电路单元的源极通过串联连接结构实现电气互连以及所述第二功率单元中所述第四基本电路单元的源极与串联的下一个第一功率单元中所述的第一基本电路单元的漏极也通过串联连接结构实现电气互连，串联后所述功率模块中所述第一功率单元和所述第二功率单元的数量之和为N且N
为大于等于2的自然数，所述功率模块的耐压等于所述第一功率单元或者所述第二功率单元耐压的2N倍。3.如权利要求1或2所述的的功率模块，，其特征还在于，所述主开关管电力电子芯片、所述辅助开关管电力电子芯片以及所述箝位电容的并联数量均大于等于1且所述箝位电容的尺寸大小可不同，所述主开关管电力电子芯片或者辅助开关管电力电子芯片也可相应的反并联续流二极管芯片，所谓的反并联是指所述续流二极管芯片的阴极与所述开关电力电子芯片的漏极相连，所述续流二极管芯片的阳极与所述开关电力电子芯片的源极相连。4.如权利要求1或2所述的功率模块，其特征在于，所述第一基本电路单元和所述第二基本电路单元分别位于所述第一功率单元的短轴中心线的两侧，所述第一基本电路单元中主开关管栅极信号端子和源极信号端子、辅助开关管栅极信号端子和源极信号端子紧挨所述第一功率单元短轴中心线且布局于所述短轴中心线的同一侧，所述第二基本电路单元中主开关管栅极信号端子和源极信号端子、辅助开关管栅极信号端子和源极信号端子也紧挨所述第一功率单元短轴中心线且布局于所述短轴中心线的另外一侧，所述第二基本电路信号端子和所述第一基本电路信号端子布局位置相对于所述第一功率单元短轴中心线呈对称分布；所述第一基本电路单元和所述第二基本单元中的箝位电容及箝位电容的电压采样端子被分别布局于对应的所述第一功率单元短外侧边区域，所述第一基本电路单元中主开关管电力电子芯片和辅助开关管电力电子芯片被布局于所述信号端子与所述电容及其采样端子布局区域之间的中间区域，第二基本电路单元中主开关管电力电子芯片和辅助开关管电力电子芯片也被布局于所述信号端子与所述电容及其采样端子布局区域之间的中间区域，且所述第二基本电路单元的漏极与所述第一基本电路单元的源极通过所述第一功率单元的第一DBC结构上层铜箔相连。5.如权利要求1或2所述的功率模块，其特征在于，所述第三基本电路单元和所述第四基本电路单元分别位于所述第二功率单元短轴中心线的两侧，所述第三基本电路单元中主开关管栅极信号端子和源极信号端子、辅助开关管栅极信号端子和源极信号端子均紧挨所述第二功率单元短轴中心线布局于所述短轴中心线的同一侧，所述第四基本电路单元中主开关管栅极信号端子和源极信号端子、辅助开关管栅极信号端子和源极信号端子也均紧挨所述第二功率单元短轴中心线且布局于中心线的另外一侧，所述第四基本电路信号端子和所述第三基本电路信号端子布局位置相对于所述第二功率单元短轴中心线呈对称分布；所述第三基本电路单元和所述第四基本电路单元中的箝位电容及箝位电容的电压采样端子被分别布局于对应的所述第二功率单元短外侧边区域，第三基本电路单元中主开关管电力电子芯片和辅助开关管电力电子芯片被布局于所述信号端子与所述电容及其采样端子布局区域之间的中间区域，第四基本电路单元中主开关管电力电子芯片和辅助开关管电力电子芯片也被布局于所述信号端子与所述电容及其采样端子布局区域之间的中间区域，且所述第四基本电路单元的漏极与所述第三基本电路单元的源极通过所述第二DBC结构上层铜箔相连以及所述第三基本电路单元的漏极与所述第一功率单元的第二基本电路单元的源极通过串联连接结构相连。6.如权利要求1或2所述的功率模块，其特征在于，所述第一基本电路单元的主开关管电力电子芯片栅
‑
源极路径的源极条和栅极条、辅助开关管电力电子芯片栅
‑
源极路径的源极条和栅极条均紧挨所述DBC结构短轴中心线且布局于中心线的同一侧，所述第二基本电
路单元的主开关管电力电子芯片栅
‑
源极路径的源极条和栅极条、辅助开关管电力电子芯片栅
‑
源极路径的源极条和栅极条也紧挨所述DBC结构短轴中心线且布局于中心线的另外一侧，所述第二基本电路单元的主开关管电力电子芯片栅
‑
源极路径的源极条和栅极条分别于所述第一基本电路单元的主开关管电力电子芯片栅
‑
源极路径的源极条和栅极条彼此相对于所述短轴中心线所在的垂直于所述DBC结构平面的面呈对称关系；由所述第一DBC结构短轴中心线向短外侧边的方向，紧挨着第一基本电路单元主开关管电力电子芯片栅
‑
源极路径的源极条和栅极条为布局第一基本电路单元主开关管电力电子芯片的区域且该区域呈“L”形，紧挨着第一基本电路单元辅助开关管电力电子芯片栅
‑
源极路径的源极条和栅极条为布局第一基本电路单元辅助开关管电力电子芯片的区域且该区域也呈“L”形，而紧挨着第二基本电路单元的主开关管电力电子芯片栅
‑
源极路径的源极条和栅极条为布局第二基本电路单元主开关管电力电子芯片的区域且该区域整体被设置为“F”形，紧挨着第二基本电路单元的辅助开关管电力电子芯片栅
‑
源极路径的源极条和栅极条为布局第二基本电路单元辅助开关管电力电子芯片的区域且该区域也呈“L”形；布局所述第一基本电路单元辅助开关管电力电子芯片的“L”形区域、布局第二基本电路单元辅助开关管电力电子芯片的“L”形区域均位于所述第一功率单元DBC结构的左侧边区域；布局第二基本电路单元漏极呈“F”形的区域位于所述第一功率单元DBC结构的右侧边区域。7.如权利要求6所述的功率模块，其特征在于，所述第一DBC结构上层铜箔中布局第二基本电路单元箝位电容的低电压引脚的区域、布局采样箝位电容低电位电压的电容电压采样端子的区域和布局第二基本电路单元源极的区域为一单一连通区域，该单一连通区域整体呈“L”形且在所述第一功率单元的电路拓扑上以低电压电位为特征；所述第一DBC结构上层铜箔中布局第二基本电路单元主开关管电力电子芯片的区域、布局第一基本电路单元箝位电容的低电位电压引脚的区域、布局第一基本电路单元采样箝位电容低电位电压的电容电压采样端子的区域和布局第一基本电路单元主开关管电力电子芯片源极的区域为一单一的连通区域，该单一连通区域为所述的“F”形区域，其也被用于所述第一基本电路单元源极与所述第二基本电路单元漏极之间通过所述第一DBC结构上层铜箔实现的主支路路径。8.如权利要求1或2所述的的功率模块，，其特征在于，所述第三基本电路单元的主开关管电力电子芯片栅
‑
源极路径的源极条和栅极条、辅助开关管电力电子芯片栅
‑
源极路径的源极条和栅极条均紧挨所述第二DBC结构短轴中心线布局于所述短轴中心线的同一侧，所述第四基本电路单元的主开关管电力电子芯片栅
‑
源极路径的源极条和栅极条、辅助开关管电力电子芯片栅
‑
源极路径的源极条和栅极条也紧挨所述第二DBC结构短轴中心线且布局于所述短轴中心线的另外一侧，所述第四基本电路单元的主开关管电力电子芯片栅
‑
源极路径的源极条和栅极条分别与所述第三基本电路单元的主开关管电力电子芯片栅
‑
源极路径的源极条和栅极条彼此相对于所述短轴中心线所在的垂直于所述第二DBC结构平面的面呈对称关系；由所述第二DBC结构短轴中心线向短外侧边方向，紧挨着第三基本电路单元的主开关管电力电子芯片栅
‑
源极路径的源极条和栅极条为布局第三基本电路单元主开关管电力电子芯片的区域且该区域呈“L”形，紧挨着第三基本电路单元的辅助开关管电力电子芯片栅
‑
源极路径的源极条和栅极条为布局第三基本电路单元辅助开关管电力电子芯片的区域且该区域也呈“L”形，而紧挨着第四基本电路单元的主开关管电力电子芯片栅
‑
源极路径的源极条和栅极条为布局第四基本电路单元主开关管电力电子芯片的区域且该区域
整体呈“F”形，紧挨着第四基本电路单元的辅助开关管电力电子芯片栅
‑
源极路径的源极条和栅极条为布局第四基本电路单元辅助开关管电力电子芯片的区域且该区域也呈“L”形；布局所述第四基本电路单元辅助开关管电力电子芯片的“L”形区域和布局第三基本电路单元辅助开关管电力电子芯片的“L”形区域均位于所述第二DBC结构的左侧边区域；布局第四基本电路单元漏极呈所述“F”形的区域位于所述第二DBC结构的右侧边区域；所述第二DBC结构上层铜箔图案与所述第一DBC结构上层铜箔图案呈镜面对称关系，所述镜面平行于所述第一DBC结构短轴中心线且与所述第一DBC结构所在的平面垂直。9.如权利要求1所述的功率模块，其特征在于，串联所述第一功率单元和所述第二功率单元的起点和终点分别为“DC+”功率电极和“DC
‑”
功率电极，所述功...

【专利技术属性】
技术研发人员：盛况，张茂盛，任娜，吴新科，王珩宇，
申请(专利权)人：浙江大学，
类型：发明
国别省市：