针对不同CPU上的数据进行交叉校验方法、设备及介质技术

本发明专利技术涉及一种针对不同CPU上的数据进行交叉校验方法、设备及介质，该方法在列控中心上电启动后，将内存中的软件镜像和数据读入，读入后对数据进行校验，其中校验包括CPU内的数据可靠性检查以及CPU间的数据可靠性交叉检查。与现有技术相比，本发明专利技术具有避免了由于数据错误导致系统功能执行异常等优点。据错误导致系统功能执行异常等优点。据错误导致系统功能执行异常等优点。

【技术实现步骤摘要】
针对不同CPU上的数据进行交叉校验方法、设备及介质


[0001]本专利技术涉及列车信号控制系统，尤其是涉及一种针对不同CPU上的数据进行交叉校验方法、设备及介质。

技术介绍

[0002]随着我国社会经济的不断发展，对铁路运输的需求也不断增高。CTCS
‑
2级列控系统是目前国内应用较为广泛的列车控制系统。其中，列控中心设备作为CTCS
‑
2级列控系统的重要组成部分，也是地面安全设备的核心，对列车运行的平稳性、安全性起到了至关重要的作用。
[0003]LKD2
‑
KA型列控中心的逻辑功能运算通过逻辑运算板卡VLE实现，每个VLE板卡上由两个不同的CPU组成，通过这两个不同的CPU实现2取2安全功能。不同的CPU上执行的软件程序和运行的应用数据各不相同。LKD2
‑
KA型列控中心按照软件和数据分离进行系统架构设计，软件为各种应用场景通用，数据根据不同应用场景可独立配置生成，这对数据安全性和正确性就提出了很高的要求。
[0004]因此如何来避免由于数据错误导致系统功能执行异常，从而影响设备现场运行的安全性，成为需要解决的技术问题。

技术实现思路

[0005]本专利技术的目的就是为了克服上述现有技术存在的缺陷而提供一种针对不同CPU上的数据进行交叉校验方法、设备及介质。
[0006]本专利技术的目的可以通过以下技术方案来实现：
[0007]根据本专利技术的第一方面，提供了一种针对不同CPU上的数据进行交叉校验方法，该方法在列控中心上电启动后，将内存中的软件镜像和数据读入，读入后对数据进行校验，其中校验包括CPU内的数据可靠性检查以及CPU间的数据可靠性交叉检查。
[0008]作为优选的技术方案，每个车站所述的数据由列控数据准备工具进行生成，生成两个二进制文件info1.dat和info2.dat。
[0009]作为优选的技术方案，所述二进制文件中分别生成一个二进制文件的32位CRC和另一个二进制文件的32位CRC并保存至指定内存区。
[0010]作为优选的技术方案，所述二进制文件info1.dat和info2.dat分别写入两个不同的CPU中，即分别写入CPU1和CPU2中。
[0011]作为优选的技术方案，所述方法具体包括以下步骤：
[0012]步骤S1、列控中心上电启动，逻辑运算板卡VLE上电，CPU进入自检；
[0013]步骤S2、VLE板卡的CPU自检成功后，开始读取数据；
[0014]步骤S3、数据读取成功后，针对每个CPU进行本CPU的数据有效性和完整性检查；
[0015]步骤S4、当本CPU数据校验成功后，将本CPU计算的二进制数据CRC32通过共享内存区发送至另一个CPU，由另一个CPU对该CRC32继续进行校验，若数据校验失败，系统进行记
录，CPU重启；
[0016]步骤S5、校验成功后，CPU进行正常运行状态，且每个运行周期均重复执行步骤S3和步骤S4，对数据的有效性进行周期校验。
[0017]作为优选的技术方案，所述步骤S3具体为：
[0018]CPU在线计算本CPU内数据的CRC32之后与数据中存放的CRC32进行比较，比较通过后认为数据正常，本CPU可继续运行，否则认为数据校验失败，系统进行记录，CPU重启。
[0019]根据本专利技术的第二方面，提供了一种针对不同CPU上的数据进行交叉校验装置，包括：
[0020]自检模块，用于列控中心上电启动，逻辑运算板卡VLE上电，CPU进入自检；
[0021]数据读取模块，用于在VLE板卡的CPU自检成功后，开始读取数据；
[0022]CPU内数据可靠性检查模块，用于在数据读取成功后，针对每个CPU进行本CPU的数据有效性和完整性检查；
[0023]CPU间数据可靠性交叉检查模块，用于当本CPU数据校验成功后，将本CPU计算的二进制数据CRC32通过共享内存区发送至另一个CPU，由另一个CPU对该CRC32继续进行校验，若数据校验失败，系统进行记录，CPU重启；
[0024]周期性校验模块，用于校验成功后，CPU进行正常运行状态，且每个运行周期均数据的有效性进行周期校验。
[0025]作为优选的技术方案，所述CPU内数据可靠性检查模块具体工作过程如下：
[0026]CPU在线计算本CPU内数据的CRC32之后与数据中存放的CRC32进行比较，比较通过后认为数据正常，本CPU可继续运行，否则认为数据校验失败，系统进行记录，CPU重启。
[0027]作为优选的技术方案，所述CPU内数据可靠性检查模块所校验的数据通过列控数据准备工具生成。
[0028]作为优选的技术方案，将所述数据的32位CRC按照指定内存区生成。
[0029]根据本专利技术的第三方面，提供了一种电子设备，包括存储器和处理器，所述存储器上存储有计算机程序，所述处理器执行所述程序时实现所述的方法。
[0030]根据本专利技术的第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现所述的方法。
[0031]与现有技术相比，本专利技术具有以下优点：
[0032]1.本专利技术列控中心的2取2安全处理不仅在双CPU的软件上，双CPU的运行数据上也进行了区分，消除了数据共模的隐患；
[0033]2.本专利技术针对数据的有效性和完整性校验，不仅体现在每个CPU的内部处理，CPU间也进行周期性检查，对于数据的可靠性进行多层次防护校验；
[0034]3.工程项目实施阶段可以直观地观察到因数据错误而导致的系统无法正常运行的问题，避免由于数据制作过程中存在的缺陷，从而输出至车站现场影响实际运营。
附图说明
[0035]图1为本专利技术方法的流程图。
具体实施方式
[0036]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本专利技术保护的范围。
[0037]本专利技术专利提出了一种针对不同CPU上的数据进行交叉可靠性校验的方法，避免由于数据错误导致系统功能执行异常，从而影响设备现场运行的安全性。
[0038]列控中心上电启动，将内存中的软件镜像和数据读入，读入后对数据进行校验，校验包括CPU内的数据可靠性检查以及CPU间的数据可靠性交叉检查。
[0039]每个车站的数据由列控数据准备工具进行生成，生成两个二进制文件info1.dat和info2.dat，二进制文件中分别生成本二进制文件的32位CRC和另一个二进制文件的32位CRC保存至指定内存区，二进制文件info1.dat和info2.dat分别写入两个不同的CPU中，即分别写入CPU1和CPU2中。
[0040]参考图1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种针对不同CPU上的数据进行交叉校验方法，其特征在于，该方法在列控中心上电启动后，将内存中的软件镜像和数据读入，读入后对数据进行校验，其中校验包括CPU内的数据可靠性检查以及CPU间的数据可靠性交叉检查。2.根据权利要求1所述的一种针对不同CPU上的数据进行交叉校验方法，其特征在于，每个车站所述的数据由列控数据准备工具进行生成，生成两个二进制文件info1.dat和info2.dat。3.根据权利要求2所述的一种针对不同CPU上的数据进行交叉校验方法，其特征在于，所述二进制文件中分别生成一个二进制文件的32位CRC和另一个二进制文件的32位CRC并保存至指定内存区。4.根据权利要求2所述的一种针对不同CPU上的数据进行交叉校验方法，其特征在于，所述二进制文件info1.dat和info2.dat分别写入两个不同的CPU中，即分别写入CPU1和CPU2中。5.根据权利要求1所述的一种针对不同CPU上的数据进行交叉校验方法，其特征在于，所述方法具体包括以下步骤：步骤S1、列控中心上电启动，逻辑运算板卡VLE上电，CPU进入自检；步骤S2、VLE板卡的CPU自检成功后，开始读取数据；步骤S3、数据读取成功后，针对每个CPU进行本CPU的数据有效性和完整性检查；步骤S4、当本CPU数据校验成功后，将本CPU计算的二进制数据CRC32通过共享内存区发送至另一个CPU，由另一个CPU对该CRC32继续进行校验，若数据校验失败，系统进行记录，CPU重启；步骤S5、校验成功后，CPU进行正常运行状态，且每个运行周期均重复执行步骤S3和步骤S4，对数据的有效性进行周期校验。6.根据权利要求5所述的一种针对不同CPU上的数据进行交叉校验方法，其特征在于，所述步骤S3具体为：CPU在线计算本CPU内数据的CRC32之后与数据中存放的CRC32进行比较，比较通过后...

【专利技术属性】
技术研发人员：蒋红军，路飞，石文昊，张金洋，甘庆鹏，
申请(专利权)人：卡斯柯信号有限公司，
类型：发明
国别省市：