神经形态存储器电路及其操作方法技术

提供了一种神经形态存储器电路及其操作方法。所述神经形态存储器电路包括：多个存储器单元，并且所述多个存储器单元中的每个包括：第一开关元件，具有基于在接收到输入信号时施加到第一开关元件的两端的电压而确定的阈值开关时间，并且响应于从接收到输入信号的时间点经过阈值开关时间而输出输入信号；第一电阻式存储器元件，连接到第一开关元件以对施加到第一开关元件的两端的电压进行分压；和突触电路，响应于延迟了阈值开关时间的输入信号而生成输出信号。而生成输出信号。而生成输出信号。

【技术实现步骤摘要】
神经形态存储器电路及其操作方法
[0001]本申请要求于2021年10月15日在韩国知识产权局提交的第10
‑
2021
‑
0137460号韩国专利申请的权益，所述韩国专利申请的全部公开通过出于所有目的的引用包含于此。


[0002]下面描述涉及神经形态(neuromorphic)存储器电路。

技术介绍

[0003]在当前的冯诺依曼计算机架构(von Neumann computer architecture)中，大量数据在处理器与存储器之间的频繁移动导致长延迟和大功耗，限制芯片性能。对于当前的基于软件的深度神经网络操作，人工智能(AI)加速器硬件(诸如，高性能中央处理器(CPU)、图形处理器(GPU)或专用集成电路(ASIC))被使用。
[0004]神经形态结构可直接地在存储数据的存储器装置中的位置处执行操作，并且存储和更新存储器装置中的神经元电路之间的连接强度(例如，突触权重)。神经形态操作方法可被应用于AI、大数据、传感器网络、模式/对象识别等。神经形态架构可通过使用模拟存储器的硬件来实现。

技术实现思路

[0005]提供本
技术实现思路
来以简化的形式介绍在下面的具体实施方式中进一步描述的构思的选择。本
技术实现思路
不意在确认要求权利的主题的关键特征或必要特征，也不意在用于帮助确定要求权利的主题的范围。
[0006]在一个总体方面，一种神经形态存储器电路包括：多个存储器单元，其中，所述多个存储器单元中的每个包括：第一开关元件，被配置为：具有基于在接收到输入信号时施加到第一开关元件的两端的电压而确定的阈值开关时间，并且响应于从接收到输入信号的时间点经过阈值开关时间而输出输入信号。第一电阻式存储器元件，连接到第一开关元件并且被配置为：对施加到第一开关元件的所述两端的电压进行分压，和突触电路，被配置为：响应于被延迟阈值开关时间的输入信号而生成输出信号。
[0007]突触电路中的每个可包括：第二开关元件，连接到第一开关元件和第一电阻式存储器元件，和第二电阻式存储器元件，连接到第二开关元件，其中，突触电路被配置为：生成与由输入信号指示的输入值和对应于第二电阻式存储器元件的电阻的权重值之间的乘法的结果对应的输出信号。
[0008]所述多个存储器单元可至少包括：第一存储器单元和第二存储器单元，并且第一存储器单元的阈值开关时间可不同于第二存储器单元的阈值开关时间。
[0009]所述多个存储器单元中的设置在同一输入线上的两个或更多个存储器单元可被配置为：接收同一输入信号，并且所述两个或更多个存储器单元中的至少一个存储器单元的阈值开关时间可不同于同一输入线上的另一存储器单元的阈值开关时间。
[0010]第一开关元件中的一个或多个可包括：双向阈值开关(OTS)、包括金属
‑
绝缘体转
变(MIT)材料的开关元件、包括混合离子电子导电材料的开关元件、和金属
‑
绝缘体
‑
金属(MIM)开关元件中的一个或其两个或更多个的组合。
[0011]第一电阻式存储器元件中的一个或多个可包括：可变电阻器。
[0012]第一电阻式存储器元件中的一个或多个可包括：相变存储器元件、电阻式随机存取存储器(ReRAM)元件、MIM可变电阻器元件、电化学存储器元件、导电细丝存储器元件、电容器、动态RAM(DRAM)和磁性随机存取存储器(MRAM)元件中的一个或其两个或更多个的组合。
[0013]所述多个存储器单元中的至少一个存储器单元可包括：串联连接到第一电阻式存储器元件的电阻设置开关。
[0014]电阻设置开关可被配置为：形成用于设置第一电阻式存储器元件的电阻的电路径，所述电路径响应于接收到设置激活信号而被设置为从输入线通过第一开关元件和第一电阻式存储器元件。
[0015]第一电阻式存储器元件的电阻可基于通过输入线接收的电阻设置信号的波形、宽度、周期、重复次数、脉冲间隔和幅度中的一个或其两个或更多个的组合来设置。
[0016]存储器单元中的至少一个可包括：电容器，连接到突触电路的输出，和比较器，连接到突触电路的输出端和电容器，并且被配置为：基于根据存储在电容器中的电荷的电压与阈值电压之间的比较来输出神经元激发信号。
[0017]存储在电容器中的电荷可由连接在同一输出线上的两个或更多个存储器单元的突触电路之中的激活的突触电路移除。
[0018]第一电阻式存储器元件可连接到电阻设置线，并且第一电阻式存储器元件的电阻可响应于通过输入线和电阻设置线中的至少一个接收的电阻设置信号来设置。
[0019]存储器单元中的至少一个还可包括：保持电容器，连接到第一开关元件的输出。
[0020]保持电容器可被配置为：在第一开关元件接收输入信号时将施加到第一开关元件的电压保持为大于或等于保持电压。
[0021]第一开关元件中的至少一个可被配置为：在响应于输入信号而施加到第一开关元件的电压是第一电压的情况下，输出被延迟第一阈值时间的输入信号，并且在响应于输入信号而施加到第一开关元件的电压是小于第一电压的第二电压的情况下，输出被延迟大于第一阈值时间的第二阈值时间的输入信号。
[0022]响应于从接收到输入信号的时间点经过阈值开关时间，第一开关元件的电阻可变得小于第一电阻式存储器元件的电阻。
[0023]第一开关元件的电阻可响应于在接收到输入信号之后经过阈值开关时间而从默认电阻值改变为减小后的电阻值，并且响应于施加到第一开关元件的电压小于保持电压而从减小后的电阻值返回到默认电阻值。
[0024]在另一个总体方面，一种神经形态存储器电路包括：第一存储器单元，包括第一突触电路和第一延迟电路，第一延迟电路被配置为：将到第一突触电路的输入的传输延迟第一阈值开关时间，和第二存储器单元，包括第二突触电路和第二延迟电路，第二延迟电路被配置为：将到第二突触电路的输入的传输延迟与第一阈值开关时间不同的第二阈值开关时间。
[0025]在另一个总体方面，一种神经形态存储器电路的操作方法包括：响应于由存储器
单元接收到输入信号，将与输入信号对应的电压分配给第一开关元件和第一电阻式存储器元件，响应于从接收到输入信号的时间点经过基于施加到第一开关元件的两端的电压而确定的阈值开关时间，将输入信号发送到突触电路；和响应于被延迟阈值开关时间的输入信号，通过突触电路生成输出信号。
[0026]在另一个总体方面，一种神经形态存储器电路包括：多个存储器单元，被布置在多条输入线和多条输出线中。沿着同一输入线布置的存储器单元中的每个具有不同的激发延迟时间并且被配置为：接收同一输入信号并基于相应的激发延迟时间和输入信号输出相应的输出信号，并且沿着同一输出线布置的存储器单元中的每个的输出信号被相加，使得输出线中的每个的输出具有不同的激发延迟。
[0027]存储器单元中的每个可包括：第一开关元件，并且每个存储器单元的激发延迟时间可基于在接收到输入信号时施加到相应的第一开关元件的两本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种神经形态存储器电路，包括：多个存储器单元，其中，所述多个存储器单元中的每个包括：第一开关元件，被配置为：具有基于在接收到输入信号时施加到第一开关元件的两端的电压而确定的阈值开关时间，并且响应于从接收到输入信号的时间点经过阈值开关时间而输出输入信号；第一电阻式存储器元件，连接到第一开关元件并且被配置为：对施加到第一开关元件的所述两端的电压进行分压；和突触电路，被配置为：响应于被延迟阈值开关时间的输入信号而生成输出信号。2.根据权利要求1所述的神经形态存储器电路，其中，突触电路中的每个包括：第二开关元件，连接到第一开关元件和第一电阻式存储器元件；和第二电阻式存储器元件，连接到第二开关元件，其中，突触电路被配置为：生成与由输入信号指示的输入值和对应于第二电阻式存储器元件的电阻的权重值之间的乘法的结果对应的输出信号。3.根据权利要求1所述的神经形态存储器电路，其中，所述多个存储器单元至少包括：第一存储器单元和第二存储器单元，并且第一存储器单元的阈值开关时间不同于第二存储器单元的阈值开关时间。4.根据权利要求1所述的神经形态存储器电路，其中，所述多个存储器单元中的设置在同一输入线上的两个或更多个存储器单元被配置为：接收同一输入信号，并且所述两个或更多个存储器单元中的至少一个存储器单元的阈值开关时间不同于同一输入线上的另一存储器单元的阈值开关时间。5.根据权利要求1所述的神经形态存储器电路，其中，第一开关元件中的一个或多个包括：双向阈值开关、包括金属
‑
绝缘体转变材料的开关元件、包括混合离子电子导电材料的开关元件、和金属
‑
绝缘体
‑
金属开关元件中的至少一个。6.根据权利要求1所述的神经形态存储器电路，其中，第一电阻式存储器元件中的一个或多个包括：可变电阻器。7.根据权利要求1所述的神经形态存储器电路，其中，第一电阻式存储器元件中的一个或多个包括：相变存储器元件、电阻式随机存取存储器元件、金属
‑
绝缘体
‑
金属可变电阻器元件、电化学存储器元件、导电细丝存储器元件、电容器、动态随机存取存储器和磁性随机存取存储器元件中的至少一个。8.根据权利要求1所述的神经形态存储器电路，其中，所述多个存储器单元中的至少一个存储器单元包括：串联连接到第一电阻式存储器元件的电阻设置开关。9.根据权利要求8所述的神经形态存储器电路，其中，电阻设置开关被配置为：形成用于设置第一电阻式存储器元件的电阻的电路径，所述电路径响应于接收到设置激活信号而被设置为从输入线通过第一开关元件和第一电阻式存储器元件。10.根据权利要求9所述的神经形态存储器电路，其中，第一电阻式存储器元件的电阻基于通过输入线接收的电阻设置信号的波形、...

【专利技术属性】
技术研发人员：金相汎，申宜澈，张守延，
申请(专利权)人：首尔大学校产学协力团，
类型：发明
国别省市：