【技术实现步骤摘要】
半导体存储器装置和操作半导体存储器装置的方法
[0001]本申请要求于2021年10月20日提交到韩国知识产权局(KIPO)的第10
‑
2021
‑
0140424号韩国专利申请的优先权和于2022年3月31日提交到韩国知识产权局(KIPO)的第10
‑
2022
‑
0040041号韩国专利申请的优先权，该韩国专利申请的内容通过引用全部包含于此。
[0002]示例实施例总体涉及半导体集成电路，并更具体地涉及半导体存储器装置和操作半导体存储器装置的方法。
技术介绍
[0003]半导体存储器装置可被分类为非易失性存储器装置(诸如，闪存)和易失性存储器装置(诸如，动态随机存取存储器(DRAM))。易失性存储器装置的高速操作和成本效益使易失性存储器装置被用于系统存储器是可行的。
[0004]最近，半导体存储器装置的集成度和容量正在增大，并且数据传送速率也正在增大。因而，针对每个存储器存取传送的位的总数量可增加，并且附加的输入/输出(I/O)引脚或线路...
【技术保护点】
【技术特征摘要】
1.一种半导体存储器装置，包括：存储器单元阵列；以及多个数据输入/输出引脚，被配置为：接收将被存储在存储器单元阵列中的写入数据，或者输出存储在存储器单元阵列中的读取数据，其中，在由半导体存储器装置执行的突发操作中，基于从外部存储器控制器接收的单个命令，包括多个数据位的单个数据集通过所述多个数据输入/输出引脚而被输入或输出，所述多个数据输入/输出引脚的数量对应于不是二的乘方的整数，并且表示突发操作的单位的突发长度对应于不是二的乘方的整数。2.根据权利要求1所述的半导体存储器装置，其中，所述单个数据集包括写入数据或读取数据，所述单个数据集中的所述多个数据位包括与写入数据或读取数据对应的第一数据位，并且第一数据位的数量对应于不是二的乘方的整数。3.根据权利要求2所述的半导体存储器装置，其中，所述单个数据集还包括与写入数据或读取数据相关联的附加数据，并且所述单个数据集中的所述多个数据位还包括除第一数据位之外的第二数据位，第二数据位对应于所述附加数据。4.根据权利要求3所述的半导体存储器装置，其中，第二数据位的数量对应于作为二的乘方的整数。5.根据权利要求3所述的半导体存储器装置，其中，包括第一数据位和第二数据位的所述多个数据位的数量对应于不是二的乘方的整数。6.根据权利要求3所述的半导体存储器装置，其中，所述附加数据包括数据总线翻转信息、纠错码信息和元数据中的至少一个。7.根据权利要求2所述的半导体存储器装置，其中，所述单个数据集还包括与写入数据或读取数据不相关的虚设数据，并且所述单个数据集中的所述多个数据位还包括除第一数据位之外的第二数据位，第二数据位对应于所述虚设数据。8.根据权利要求1所述的半导体存储器装置，其中，突发长度对应于作为三的倍数的整数。9.根据权利要求1至8中的任何一项所述的半导体存储器装置，还包括：时钟分频器，被配置为基于第一命令时钟信号来生成第二命令时钟信号，并且其中，存储器单元阵列和所述多个数据输入/输出引脚被配置为基于第二命令时钟信号进行操作。10.根据权利要求9所述的半导体存储器装置，其中，时钟分频器的分频比对应于不是二乘方的整数。11.根据权利要求10所述的半导体存储器装置，其中，时钟分频器的分频比对应于作为三的倍数的整数。12.根据权利要求9所述的半导体存储器装置，其中，存储器单元阵列和所述多个数据
输入/输出引脚被配置为还基于数据时钟信号进行操作。13.根据权利要求12所述的半导体存储器装置，其中，通过将第二命令时钟信号的时段除以数据时钟信号的时段而获得的值对应于不是二的乘方的整数。14.根据权利要求13所述的半导体存储器装置，其中，通过将第二命令时钟信号的时段除以数据时钟信号的时段而获得的值对应于作为三的倍数的整数。15.根据权利要求12所述的半导体存储器装置，其中，通过将第一命令时钟信号的时段除以数据时钟信号的时段而获得的值对应于不是二的乘方的整数。16.根据权利要求12所述的半导体存储器装置，还包括：...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。