包含并行管线控制的设备和其制造方法技术

本申请案涉及包含并行管线控制的设备和其制造方法。本发明专利技术描述与跨越并行处理管线协调一组定时关键操作有关的方法、设备和系统。所述协调可包含：当所述操作之间的间隔对应于管线数目时，使用(1)与对应管线相关联的电路系统来产生与所述定时临界操作相关联的启用信号，或当所述间隔不为所述管线数目的因数时，使用(2)与非对应或另一管线相关联的电路系统。系统。系统。

【技术实现步骤摘要】
包含并行管线控制的设备和其制造方法


[0001]所公开的实施例涉及设备，且明确地说，涉及具有用于管理数据管线的机构的半导体装置。

技术介绍

[0002]设备(例如，处理器、存储器装置、存储器系统或其组合)可包含经配置以存储和/或处理信息的一或多个半导体电路。举例来说，所述设备可包含存储器装置，例如易失性存储器装置、非易失性存储器装置或组合装置。例如动态随机存取存储器(DRAM)等存储器装置可利用电能来存储和存取数据。举例来说，存储器装置可包含针对高速数据传输实施双数据速率(DDR)介接方案(例如，DDR4、DDR5等)的DDR RAM装置。
[0003]随着其它领域中的技术进步和增加的应用，市场持续寻求更快、更高效且更小的装置。为满足市场需求，半导体装置通过各种改进达到极限。一般来说，改进装置可包含增加电路密度、增加操作速度或以其它方式减小操作时延、增加可靠性、增加数据保持性、减小功耗或减小制造成本，以及其它度量。然而，此类改进通常可能给后续数据处理带来挑战(例如，由于实现目标变换的时间窗口减小)，且如果处置不当，可能会在数据传输中产生本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：外部时钟电路，其经配置以接收具有外部频率的外部时钟，其中所述外部时钟与外部装置共享；一组管线，其耦合到所述外部时钟电路且经配置以根据根据所述外部时钟接收的命令处理数据，其中所述一组管线包含N个管线，其各自经配置以根据具有为所述外部频率的1/N的内部频率的对应内部时钟处理所述数据的1/N部分，且处理所述数据包含实施第一过程且接着实施第二过程，其中所述第二过程由于信号间隔而在所述第一过程之后；时延控制电路，其耦合到所述一组管线且经配置以根据所述信号间隔与N之间的比较控制所述第一过程和所述第二过程的实施，其中控制所述实施对应于根据所述信号间隔控制所述第一过程和所述第二过程的起始。2.根据权利要求1所述的设备，其中：所述外部时钟对应于具有N个脉冲的重复图案，其中所述N个脉冲中的每一者对应于所述N个管线中的一个独特管线；所述N个管线中的每一者经配置以在于所述外部时钟的对应脉冲上接收到所述命令时处理所述数据的至少初始部分；以及所述时延控制电路经配置以在所述信号间隔对应于不是N的因数的脉冲的数目时使用与不同管线相关联的电路来起始所述第一过程或所述第二过程，其中所述不同管线对应于不同于与所述所接收命令相关联的所述脉冲的脉冲。3.根据权利要求1所述的设备，其中控制所述第一过程和所述第二过程的起始包含分别控制第一启用信号和第二启用信号。4.根据权利要求1所述的设备，其中：N为二；所述外部时钟对应于交替的偶数和奇数脉冲，且具有为所述内部频率的两倍的所述外部频率；所述一组管线包含：(1)偶数管线，其经配置以在于所述外部时钟的偶数循环上接收到所述命令时处理所述数据的至少初始部分；以及(2)奇数管线，其经配置以在于所述外部时钟的奇数循环上接收到所述命令时处理所述数据的至少所述初始部分；且当所述信号间隔对应于用于所述外部时钟的奇数个循环时，所述时延控制电路经配置以在起始所述第一过程或所述第二过程时使用(1)与用于在所述偶数循环上接收的所述命令的所述奇数管线相关联的电路或(2)与用于在所述奇数循环上接收的所述命令的所述偶数管线相关联的电路。5.根据权利要求4所述的设备，其中所述时延控制电路经配置以：通过产生选通启用信号以开始双态触发选通信号来起始所述第一过程；以及通过产生数据启用信号以根据所述选通信号协调数据流来起始所述第二过程。6.根据权利要求5所述的设备，其中：所述内部时钟包含分别与所述外部时钟的所述偶数脉冲和所述奇数脉冲对准的偶数内部时钟和奇数内部时钟；
所述时延控制电路经配置以对于在所述偶数循环上接收的所述命令，基于所述奇数内部时钟产生(1)所述选通启用信号，且基于所述偶数内部时钟产生(2)所述数据启用信号，以及对于在所述奇数循环上接收的所述命令，基于所述偶数内部时钟产生(1)所述选通启用信号，且基于所述奇数内部时钟产生(2)所述数据启用信号。7.根据权利要求6所述的设备，其中所述时延控制电路包含：偶数启用产生器电路，其经配置以响应于在所述偶数循环上接收的所述命令，且根据所述偶数内部时钟，所述偶数启用产生器电路具有第一偶数时延电路，其经配置以基于所述偶数内部时钟产生用于产生所述选通启用信号的第一偶数选通启用信号，以及第一奇数时延电路，其经配置以基于所述奇数内部时钟产生第一奇数选通启用信号，从而产生所述选通启用信号；以及奇数启用产生器电路，其经配置以响应于在所述奇数循环上接收的所述命令，且根据所述奇数内部时钟，所述奇数启用产生器电路具有第二偶数时延电路，其经配置以基于所述奇数内部时钟产生用于产生所述选通启用信号的第二奇数选通启用信号，以及第二奇数时延电路，其经配置以基于所述偶数内部时钟产生用于产生所述选通启用信号的第二偶数选通启用信号；其中所述时延控制电路经配置以选择(1)所述第一偶数时延电路和所述第一奇数时延电路中的一者以及(2)所述第二奇数时延电路和所述第二偶数时延电路中的一者，其中根据对应于所述信号间隔的时延设置进行所述选择。8.根据权利要求7所述的设备，其中所述时延控制电路经配置以当所述信号间隔对应于所述外部时钟的偶数个循环时，选择(1)所述第一偶数时延电路和所述第二偶数时延电路，或当所述信号间隔对应于所述外部时钟的奇数个循环时，选择(2)所述第一奇数时延电路和所述第二奇数时延电路。9.根据权利要求7所述的设备，其中所述时延控制电路包含：偶数选通启用电路，其耦合到所述第一偶数时延电路和所述第二奇数时延电路，所述偶数选通启用电路经配置以组合来自所述耦合的电路的所述第一偶数选通启用信号和所述第二偶数选通启用信号以产生组合偶数选通启用信号；以及奇数选通启用电路，其耦合到所述第一奇数时延电路和所述第二偶数时延电路，所述奇数选通启用电路经配置以组合来自所述耦合的电路的所述第一奇数选通启用信号和所述第二奇数选通启用信号以产生组合奇数选通启用信号。10.根据权利要求9所述的设备，其中所述偶数选通启用电路和所述奇数选通启用电路各自包含多路复用器或“或”门。11.一种存储器装置，其包括：外部时钟电路，其经配置以接收具有外部频率的外部时钟，其中所...

【专利技术属性】
技术研发人员：N，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：