一种以SiO2覆盖的方式阻碍GaN内位错生长的方法技术

一种以SiO2覆盖的方式阻碍GaN内位错生长的方法，步骤S1：在MOCVD反应室内，在蓝宝石衬底上制备GaN形核层，步骤S2：刻蚀将衬底及GaN转移出反应室，使用KOH进行选择性刻蚀；步骤S3：沉积二氧化硅将衬底转移至PECVD反应室中，在形核层表面沉积一层SiO2薄膜；步骤S4：刻蚀氧化硅使用光刻刻蚀去除表面的SiO2薄膜；步骤S5：继续生长氮化镓将衬底转移入MOCVD反应室内，继续进行GaN外延生长。本发明专利技术利用氮化镓材料存在缺陷处与不存在缺陷处腐蚀速率不同的原理，可通过选择性腐蚀在存在穿通位错的的部位形成腐蚀坑。在氮化镓表面沉积SiO2可以阻碍穿通位错的进一步生长，使用光刻手段去除沉积的SiO2可以精准控制光刻后GaN形核层表面是否有SiO2，降低后续生长的GaN的穿通位错密度。降低后续生长的GaN的穿通位错密度。降低后续生长的GaN的穿通位错密度。

【技术实现步骤摘要】
一种以SiO2覆盖的方式阻碍GaN内位错生长的方法


[0001]本专利技术涉及半导体微电子相关
，应用于无极光电二极管，具体为以SiO2覆盖的方式阻碍GaN内位错生长的方法。

技术介绍

[0002]Micro LED显示技术是指以自发光的微米量级的LED为发光像素单元，将其组装到驱动面板上形成高密度LED阵列的显示技术。由于micro LED芯片尺寸小、集成度高和自发光等特点,在显示方面与LCD、OLED相比在亮度、分辨率、对比度、能耗、使用寿命、响应速度和热稳定性等方面具有更大的优势。
[0003]氮化镓(GaN)基高电子迁移率晶体管(HEMT)因氮化镓材料具有禁带宽度大、击穿电场强度大、载流子饱和迁移率高等优点，已被广泛应用于高温、高频、高压、大功率等电力电子器件领域。
[0004]目前，主流的几种制作氮化镓增强型器件的技术包括栅极凹槽、氟离子注入和p型氮化镓栅极等。栅极凹槽技术需要用到刻蚀工艺，而刻蚀工艺带来的损伤会导致栅极漏电增加且阈值电压不均匀；采用氟离子注入技术会有高场和高温应力下阈值电压的稳定性差的问题；p型氮化镓栅极技术需要额外生长一层p型氮化镓外延，此技术成本较高，p型氮化镓的生长均匀性和镁(Mg)激活是该技术的难点，而且需要刻蚀去除栅极区域以外部分的p型氮化镓，该过程同样会带来刻蚀损伤，导致晶体管界面特性变差，同时，p型氮化镓栅极耐压较低，通常小于+7V，这增加了电路设计的难度。
[0005]选择区域生长(selective
‑
area growth，SAG)技术已被用于p型氮化镓的生长，用此技术制作出的增强型晶体管也相继被报道出，该技术主要是利用金属有机化学气相沉积(Metal
‑
Organic Chemical Vapour Deposition，MOCVD)系统以氧化硅为硬掩膜，选择性地在铝镓氮/氮化镓异质结构的栅极区域生长p型氮化镓。该技术的优势是无需常规p型氮化镓制作增强型晶体管技术路线中的刻蚀步骤，避免铝镓氮表面的刻蚀损伤，可以有效的减轻因表面缺陷带来的电流崩塌效应。
[0006]由于Ⅲ族氮化物及其合金发光光谱不仅涵盖了整个可见光光谱段，而且还达到了红外及紫外光谱，这使得其在光电器件上具有巨大的发展前景。另外，GaN属于直接带隙半导体，从而使得基于GaN基材料的光电器件具有较高的发光效率。目前GaN薄膜的主要生长方法是异质外延，一般采用SiC,蓝宝石或者Si等材料作为衬底，由于衬底和GaN基材料的晶格常数和热膨胀系数都有差异，因此会存在晶格失配和热失配，而这些失配是造成材料中高密度的缺陷的最为重要的因素，严重影响氮化镓基器件的性能。
[0007]位错作为非辐射复合中心会促使半导体器件中的空穴
‑
电子对发生非辐射复合，减少光子的产生，严重影响器件的内量子效率。在高功率器件如氮化镓激光器使用时还可能造成较大的漏电流，影响器件的使用寿命。
[0008]因此有必要提出一种新的生长工艺以抑制GaN薄膜中由于异质生长产生的高密度穿透位错生长，提高光电器件的发光效率与使用寿命。

技术实现思路

[0009]本专利技术的目的在于在氮化镓形核层引入二氧化硅阻挡层，阻止穿透位错在后续氮化镓生长过程继续生长。解决因为穿透位错大量存在而导致的漏电流与量子效率降低的问题，本专利技术提供技术方案如下：
[0010]一种以SiO2覆盖的方式阻碍GaN内位错生长的方法，步骤S1：在MOCVD反应室内，在蓝宝石衬底上制备GaN形核层，
[0011]其特征在于，还包括：
[0012]步骤S2：刻蚀
[0013]将衬底及GaN转移出反应室，使用KOH进行选择性刻蚀出沉积槽槽位；步骤S3：沉积二氧化硅
[0014]将衬底转移至PECVD反应室中，去离子水洗净后，在形核层表面沉积一层SiO2薄膜并覆盖住所述槽位；
[0015]步骤S4：刻蚀氧化硅
[0016]将产品转入RIE刻蚀仓，通入CHF3，使用反应离子刻蚀刻蚀去除表面的SiO2薄膜，但保留沉积槽内的氧化硅；
[0017]步骤S5：继续生长氮化镓
[0018]将衬底转移入MOCVD反应室内，继续进行GaN外延生长。
[0019]优选地，所述步骤S1中氮化镓形核层的厚度为90
‑
120nm。
[0020]优选地，所述步骤S2中刻蚀出倒三角形槽位。
[0021]优选地，所述步骤S2的刻蚀过程为：先采用丙酮、乙醇和去离子水对样品进行超声清洗，以去除表面有机污染物；然后将样品使用微波加热至250℃，将熔融氢氧化钾涂抹至氮化镓外延片表面，腐蚀，利用穿透位错处易于腐蚀的特点将衬底氮化镓刻蚀出沉积槽，便于SiO2覆盖。
[0022]优选地，所述步骤S3沉积SiO2薄膜层厚度为80
‑
100nm。
[0023]进一步，所述S5步骤具体为：在1000～1100℃的温度下，将所述氮化镓衬底置于的托盘上，通入三甲基镓和氨气，于所述氮化镓衬底表面生长氮化镓外延层
[0024]利用氮化镓材料存在缺陷处与不存在缺陷处腐蚀速率不同的原理，可通过选择性腐蚀在存在穿通位错的的部位形成腐蚀坑。在氮化镓表面沉积SiO2可以阻碍穿通位错的进一步生长，使用光刻手段去除沉积的SiO2可以精准控制光刻后GaN形核层表面是否有SiO2，降低后续生长的GaN的穿通位错密度。
[0025]本专利技术在氮化镓形核层引入二氧化硅阻挡层，阻止穿透位错在后续氮化镓生长过程继续生长，解决了因为穿透位错大量存在而导致的漏电流与量子效率降低的问题。
附图说明
[0026]图1是本专利技术的工艺流程图。
具体实施方式
[0027]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述和申请专利范围，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且
均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0028]一种以SiO2覆盖的方式阻碍GaN内位错生长的方法，包括：
[0029]步骤S1：在MOCVD反应室内，在蓝宝石衬底上制备GaN形核层，
[0030]氮化镓形核层的厚度为90
‑
120nm，本实施为100nm。
[0031]步骤S2：刻蚀
[0032]将衬底及GaN转移出反应室，使用KOH进行选择性刻蚀出沉积槽槽位；先采用丙酮、乙醇和去离子水对样品进行超声清洗，以去除表面有机污染物；然后将样品使用微波加热至250℃，将熔融氢氧化钾涂抹至氮化镓外延片表面，腐蚀，利用穿透位错处易于腐蚀的特点将衬底氮化镓刻蚀出沉积槽，便于SiO2覆盖。
[0033]刻蚀出沉积槽的形状为倒三角形槽位，这是刻蚀过程在重力影响下最优的槽位形状。
[0034]步骤S3：沉积二氧化硅
[0035]将衬底转移至PECVD反应室中，去离子水洗净后，在形核层表面沉积一层Si本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种以SiO2覆盖的方式阻碍GaN内位错生长的方法，步骤S1：在MOCVD反应室内，在蓝宝石衬底上制备GaN形核层，其特征在于，还包括：步骤S2：刻蚀将衬底及GaN转移出反应室，使用KOH进行选择性刻蚀出沉积槽槽位；步骤S3：沉积二氧化硅将衬底转移至PECVD反应室中，去离子水洗净后，在形核层表面沉积一层SiO2薄膜并覆盖住所述槽位；步骤S4：刻蚀氧化硅将产品转入RIE刻蚀仓，通入CHF3，使用反应离子刻蚀刻蚀去除表面的SiO2薄膜，但保留沉积槽内的氧化硅；步骤S5：继续生长氮化镓将衬底转移入MOCVD反应室内，继续进行GaN外延生长。2.根据权利要求1所述的以SiO2覆盖的方式阻aN内位错生长的方法，其特征在于，所述步骤S1中氮化镓形核层的厚度为90
‑
120nm。3.根据权利要求2所述的以SiO2覆盖的方式阻碍GaN内位错生长的方法，...

【专利技术属性】
技术研发人员：严利民，华鹏程，曹进，陈强，项虎迥，田辉辉，
申请(专利权)人：上海艾克森电子有限公司，
类型：发明
国别省市：