测试半导体芯片闩锁效应放大倍数的方法技术

测试半导体芯片闩锁效应放大倍数的方法，涉及集成电路技术。本发明专利技术包括下述步骤：（1）对于紧邻PMOS

【技术实现步骤摘要】
测试半导体芯片闩锁效应放大倍数的方法


[0001]本专利技术涉及集成电路技术。

技术介绍

[0002]在半导体集成电路产品设计生产过程中，预防latch
‑
up效应在电路和版图设计中是一个重要的安全考虑因素。Latch
‑
up的发生会引起芯片在测试使用过程中的功能异常，甚至烧毁芯片。
[0003]典型的案例是同步降压DC/DC产品中，在功率级同时存在PMOS和NMOS。通常是无法避免在寄生结构中产生经典的latch
‑
up结构。
[0004]此种情况按照FAB给出的版图设计规则是无法完全避免芯片工作时发生latch
‑
up的情况。
[0005]同步BUCK
‑
DC/DC功率级的电路结构如图1所示。
[0006]由于功率管面积占主导，所以同步DC/DC器件在布局方面难以避免PMOS和NMOS布局上在相互邻近。

技术实现思路

[0007]本专利技术所要解决的技术问题是，提供一种测试半导体芯片闩锁效应放大倍数的方法，能够量化的预防新产品发生latch
‑
up的风险。
[0008]本专利技术解决所述技术问题采用的技术方案是，测试半导体芯片闩锁效应放大倍数的方法，其特征在于，包括下述步骤：（1）对于紧邻PMOS
‑
NMOS结构，将NMOS管的源端和衬底接GND，PMOS管的源端和阱电位接第一外部连接点，第一外部连接点接VCC，NMOS管的漏端和PMOS管的漏端接第二外部连接点；所述紧邻PMOS
‑
NMOS结构包括PMOS管和NMOS管，所述PMOS管包括栅区以及设置于N阱内的源区和漏区；所述N阱嵌入P型掺杂区内；（2）在第二外部连接点连接电流源；（3）测量第一外部连接点的输入电流变化量
△
I
VCC
和第二外部连接点的输出电流变化量
△
Iout，通过下式计算闩锁效应放大倍数
ß
：
ß
=
△
I
VCC
/
△
Iout（4）增加第一外部连接点的输入电流或者第二外部连接点的输出电流，返回步骤（3），直到芯片烧毁，获得当前电流方向的放大倍数
ß
的数值曲线。
[0009]还包括步骤（5）：改变第二外部连接点所连接的电流源的电流方向，然后进入步骤（3）。
[0010]本专利技术的有益效果是，能够准确和全面的提供闩锁效应放大倍数数据，为预防芯片发生latch
‑
up风险提供保障。
附图说明
[0011]图1是同步BUCK
‑
DC/DC功率级的电路结构示意图。
[0012]图2是半导体芯片中实际的寄生结构示意图。
[0013]图3是半导体芯片中实际的寄生结构等效电路图。
实施方式
[0014]半导体芯片中实际的寄生结构如图2和图3所示，其构成PNP
‑
NPN放大器的正反馈环路。如果在Iout端有抽出电流，那么第二晶体管Q2的be节导通，第二晶体管Q2与Rwell的放大器进入放大区，流过Rsub电流增大，第一晶体管Q1基级电位下降，从而导致第一晶体管Q1与Rsub构成的放大器进入放大区。
[0015]如果电源限流，不至于烧毁芯片，那么这种效应会把电源电流拉入到满额。如果没有一定的限流，那么芯片会直接烧毁。
[0016]设PNP和Rsub过程的放大器放大倍数为
ß
1，NPN和Rwell构成的放大器放大倍数为
ß
2，可以认为latch
‑
up结构的放大倍数为：
ß
=
ꢀß
1*
ꢀß
2=
△
I
VCC
/
△
Iout因此，本专利技术提供了一种测试半导体芯片闩锁效应放大倍数的方法，包括下述步骤：（1）对于紧邻PMOS
‑
NMOS结构，将NMOS管的源端和衬底接GND，PMOS管的源端和阱电位接第一外部连接点，第一外部连接点接VCC，NMOS管的漏端和PMOS管的漏端接第二外部连接点；所述紧邻PMOS
‑
NMOS结构包括PMOS管和NMOS管，所述PMOS管包括栅区以及设置于N阱内的源区和漏区；所述N阱嵌入P型掺杂区内；（2）在第二外部连接点连接电流源；（3）测量第一外部连接点的输入电流变化量
△
I
VCC
和第二外部连接点的输出电流变化量
△
Iout，通过下式计算闩锁效应放大倍数
ß
：
ß
=
△
I
VCC
/
△
Iout（4）增加第一外部连接点的输入电流或者第二外部连接点的输出电流，返回步骤（3），直到芯片烧毁，获得当前电流方向的放大倍数
ß
的数值曲线。
[0017]（5）改变第二外部连接点所连接的电流源的电流方向，然后进入步骤（3）。
[0018]本专利技术对具有PMOS和NMOS紧邻结构的芯片采取特定的外部连接关系，并分别针对施加抽取电流和灌入电流两种情形下，测量放大倍数数据，形成曲线。
[0019]具体测试过程：1、基于图2所示连接关系，电源正常供电，在OUT端抽取电流Iout，记录
ß
变化，直至芯片烧毁。
[0020]2、基于图2所示连接关系，电源正常供电，在OUT端灌入电流Iout，记录
ß
变化，直至芯片烧毁。
[0021]获得的抽取电流时的
ß
变化曲线和灌入电流时的
ß
变化曲线，可作为评估芯片性能的重要依据。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.测试半导体芯片闩锁效应放大倍数的方法，其特征在于，包括下述步骤：（1）对于紧邻PMOS
‑
NMOS结构，将NMOS管的源端和衬底接GND，PMOS管的源端和阱电位接第一外部连接点，第一外部连接点接VCC，NMOS管的漏端和PMOS管的漏端接第二外部连接点；所述紧邻PMOS
‑
NMOS结构包括PMOS管和NMOS管，所述PMOS管包括栅区以及设置于N阱内的源区和漏区；所述N阱嵌入P型掺杂区内；（2）在第二外部连接点连接电流源；（3）测量第一外部连接点的输入电流变化量
△
I
VCC
和第二...

【专利技术属性】
技术研发人员：詹晖，
申请(专利权)人：成都环宇芯科技有限公司，
类型：发明
国别省市：