【技术实现步骤摘要】
存储装置及控制方法
[0001]本专利技术有关于一种存储装置，特别是有关于一种具有补偿写入干扰的存储装置。
技术介绍
[0002]一般而言，存储器区分为挥发性存储器(Volatile memory)以及非挥发性存储器(Non
‑
Volatile memory)。当电源中断后，所存储的数据便会消失的存储器称为挥发性存储器。当电源中断后，所存储的数据不会消失的存储器称为非挥发性存储器。在对非挥发性存储器进行一写入操作时，存储器内部原本存储的数据可能会受到写入操作的干扰(disturb)。
技术实现思路
[0003]专利技术本的一实施例提供一种存储装置，包括一存储阵列以及一抗干扰电路。存储阵列包括一第一存储单元以及一第二存储单元。第一存储单元耦接一第一导线以及一特定导线。第二存储单元耦接一第二导线以及特定导线。抗干扰电路对第一存储单元进行一第一写入操作，并对第二存储单元进行一确认操作。确认操作是判断第二存储单元所存储的数据是否受到第一写入操作的干扰。当第二存储单元所存储的数据受到第一写入操作的干扰...
【技术保护点】
【技术特征摘要】
1.一种存储装置，其特征在于，包括：一存储阵列，包括一第一存储单元以及一第二存储单元，其中所述第一存储单元耦接一第一导线以及一特定导线，所述第二存储单元耦接一第二导线以及所述特定导线；以及一抗干扰电路，对所述第一存储单元进行一第一写入操作，并对所述第二存储单元进行一确认操作；其中：所述确认操作是判断所述第二存储单元所存储的数据是否受到所述第一写入操作的干扰；当所述第二存储单元所存储的数据受到所述第一写入操作的干扰时，所述抗干扰电路对所述第二存储单元进行一第二写入操作。2.如权利要求1所述的存储装置，其特征在于，所述抗干扰电路读取所述第二存储单元的一存储单元电流，并根据所述存储单元电流，判断所述第二存储单元所存储的数据是否受到所述第一写入操作的干扰。3.如权利要求2所述的存储装置，其特征在于，当所述存储单元电流脱离一抹除区间时，所述抗干扰电路对所述第二存储单元进行一抹除操作，当所述存储单元电流脱离一编程区间时，所述抗干扰电路对所述第二存储单元进行一编程操作。4.如权利要求3所述的存储装置，其特征在于：在对所述第一存储单元进行所述第一写入操作后，所述抗干扰电路读取所述第二存储单元所存储的数据；当所述第二存储单元所存储的数据等于一特定数值时，所述抗干扰电路将所述存储单元电流与一第一临界值作比较，当所述存储单元电流小于所述第一临界值时，所述抗干扰电路对所述第二存储单元进行所述抹除操作；当所述第二存储单元所存储的数据不等于所述特定数值时，所述抗干扰电路将所述存储单元电流与一第二临界值作比较，当所述存储单元电流大于所述第二临界值时，所述抗干扰电路对所述第二存储单元进行所述编程操作。5.如权利要求3所述的存储装置，其特征在于，当存储单元电流回到所述抹除区间或是所述编程区间后，所述抗干扰电路对所述第一存储单元进行所述确认操作。6.如权利要求1所述的存储装置，其特征在于，所述第一存储单元包括一第一晶体管，所述第二存储单元包括一第二晶体管，所述第一晶体管、以及所述第二晶体管的栅极耦接所述特定导线，所述第一晶体管的漏极耦接所述第一导线，所述第二晶体管的漏极耦接所述第二导线。7.如权利要求6所述的存储装置，其特征在于，所述存储阵列更包括：一第三存储单元，包括一第三晶体管，所述第三晶体管的漏极耦接所述第一导线；其中：所述抗干扰电路对所述第三存储单元进行所述确认操作，用以确认所述第三存储单元所存储的数据是否受到所述第一写入操作的干扰；当所述第三存储单元所存储的数据受到所述第一写入操作的干扰时，所述抗干扰电路根据所述第三存储单元所存储的数据，对所述第三存储单元进行一第三写入操作。8.如权利要求1所述的存储装置，其特征在于，所述第一存储单元包括一第一晶体管，
所述第二存储单元包括一第二晶体管，所述第一晶体管、以及所述第二晶体管的漏极耦接所述特定导线，所述第一晶体管的栅极耦接所述第一导线，所述第二晶体管的栅极耦接所述第二导线。9.如权利要求8所述的存储装置，其特征在于，所述存储阵列更包括：一第三存储单元，包括一第三晶体管，所述第三晶体管的栅极耦接所述第一导线；其中：所述抗干扰电路对所述第三存储单元进行所述确认操作，用以确认所述第三存储单元所存储的数据是否受到所述第一写入操...
【专利技术属性】
技术研发人员：唐伯元，叶仰森，苏瑄淇，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。