支持1.8V和1.2V电源接口FEM中VDD检测电路制造技术

本发明专利技术公开了支持1.8V和1.2V电源接口FEM中VDD检测电路，包括MIPI接口上电复位模块、电源电压防抖动延迟电路、D触发器模块、带导通管功能的低压差线性稳压器、低噪声放大器、电源上电检测模块、带隙基准模块；MIPI接口上电复位模块用于产生上电复位信号，使能信号和电复位信号经过电源电压防抖动延迟电路进行逻辑组合后，最终生成一个具有特定时间窗口区间的逻辑使能信号，该逻辑使能信号控制电源上电检测模块是否进行基准电压和阈值电压比较。本发明专利技术通过上电只采样一次的方式，并将VDD电源电压检测的结果进行锁存，可有效避免芯片在正常工作一段时间后，VDD发生抖动导致芯片逻辑功能紊乱或芯片烧毁等问题。能紊乱或芯片烧毁等问题。能紊乱或芯片烧毁等问题。

【技术实现步骤摘要】
支持1.8V和1.2V电源接口FEM中VDD检测电路


[0001]本专利技术属于射频前端领域，特别是涉及支持1.8V和1.2V电源接口FEM中VDD检测电路。

技术介绍

[0002]在射频前端领域，低噪声放大器简称为LNA，是一种重要的器件，本文中后续均用LNA简称代替低噪声放大器，LNA是接收链路的第一级放大器，它需要在提供增益的同时，自身的噪声尽可能小。在LNA应用中，通常要求其在不同的电压下均能够正常工作，两个典型的工作电压分别是1.2V和1.8V电源电压。
[0003]通常在某一特定工艺下，不同器件类型所对应的耐压值时不同的。以1.2V耐压器件为例，为了能够适应不同的工作电压，1.8V通常要先经过LDO(低压差线性稳压器)转换为1.2V电压，然后再用作LNA的供电电压，而1.2V电压由于未超出LNA 1.2V器件的耐压值，可以直接用作LNA的电源电压。
[0004]LDO为了能够根据不同的VDD电压输出对应的供给电压给到LNA，一种可行的方案是当VDD＝1.8V，LDO enable,此时LDO输出1.2V电压给到后级的LNA；而当VDD＝1.2V，LDO disable,此时VDD经bypass导通管直接给到后级的LNA。常规的LNA电源电压供给方案在该基础上加上电源检测电路用于识别VDD是1.8V还1.2V，进而使LDO工作在正确的工作模式下。但却未能充分考虑在系统应用过程中，VDD电源电压并非一直恒定不变，而会伴随一定的干扰产生一定的抖动，进而造成后级逻辑电路产生误判，最终导致错误的结果甚至烧毁芯片。基于此，本文提出了一种支持1.8V和1.2V两种电源接口的FEM中VDD检测电路装置。

技术实现思路

[0005]本专利技术提供了支持1.8V和1.2V电源接口FEM中VDD检测电路，解决了以上问题。
[0006]为解决上述技术问题，本专利技术是通过以下技术方案实现的：
[0007]本专利技术的支持1.8V和1.2V电源接口FEM中VDD检测电路，包括依次相连的MIPI接口上电复位模块、电源电压防抖动延迟电路、D触发器模块(DFF)、带导通管功能的低压差线性稳压器、低噪声放大器，所述电源电压防抖动延迟电路后接有电源上电检测模块和D触发器。电源上电检测模块的输出信号作为D触发器的输入数据信号，所述电源上电检测模块上连接有带隙基准模块；
[0008]所述MIPI接口上电复位模块用于产生上电复位信号，MIPI接口上电复位模块上加载有使能信号，当使能信号＝1，芯片进入低功率模式；当使能信号＝0，芯片进入运行状态模式，该使能信号与电复位信号一起作为电源电压防抖动延迟电路的输入信号，使能信号和电复位信号经过电源电压防抖动延迟电路进行逻辑组合后，最终生成一个具有特定时间窗口区间的逻辑使能信号，该逻辑使能信号控制电源上电检测模块是否进行基准电压和阈值电压比较，为了防止芯片正常工作过程中，电源电压发生抖动造成芯片逻辑模块发生误翻转，采用上电检测且仅检测一次方式来实现。
[0009]进一步地，该VDD检测电路的时序逻辑为：
[0010]所述上电复位信号先从低电平拉到高电平，然后低功耗模式下的低功率使能信号在拉到高电平，将低功耗使能信号与上电复位信号进行逻辑与，产生一个启动电压信号,将该启动电压信号进行延迟，产生第一延迟信号，将第一延迟信号进行进一步延迟产生第二延迟信号；第一延迟信号相比于启动电压信号的延迟时间计为T1，第二延迟信号相比于第一延迟信号的延迟时间计为T2；将第二延迟信号和启动电压信号进行异或操作，产生操作后输出信号，该操作后输出信号高电平脉冲时间为T1+T2；
[0011]在操作后输出信号的高电平脉冲区间，电源上电检测模块将基准电压与阈值电压进行比较，电源上电检测模块的输出信号在第一延迟信号上升沿到来时被D触发器模块锁存，锁存后输出信号为低电平时，对应电源电压＝1.2V，此时低压差线性稳压器根据输出信号的数值将低压差线性稳压器切换到正确的工作模式下：即当输出信号为低电平时，对应导通管工作模式，低压差线性稳压器输出端导通管导通，低压差线性稳压器核心电路停止工作，电源电压经导通的导通管提供1.2V给到低噪声放大器；当输出信号为高电平时，对应运行状态模式，低压差线性稳压器输出端导通管关断，低压差线性稳压器核心电路工作，低压差线性稳压器输出1.2V电压给到低噪声放大器。
[0012]进一步地，为保证所述D触发器模块锁存的数据准确，需要确保D触发器模块在触发时，基准电压已经充分建立，既第一延迟信号相比于启动电压信号的延迟时间应不小于基准电压的最差情况下的建立时间。
[0013]进一步地，同时考虑到电阻电容的工艺偏差，所述第一延迟信号相比于启动电压信号的延迟时间T1和第二延迟信号相比于第一延迟信号的延迟时间T2适当增大，以确保D触发器模块锁存的数据准确，进而不影响后面低压差线性稳压器的正常逻辑操作。
[0014]本专利技术相对于现有技术包括有以下有益效果：
[0015]通过采用本技术方案，即通过上电只采样一次的方式，并将VDD电源电压检测的结果进行锁存，可有效避免芯片在正常工作一段时间后，VDD发生抖动导致芯片逻辑功能紊乱或芯片烧毁等问题。
[0016]当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
[0017]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为本专利技术的一种支持1.8V和1.2V两种电源接口的FEM中VDD检测电路的逻辑功能框图；
[0019]图2为图1的VDD检测电路的时序逻辑图；
[0020]图3为传统的电源上电检测装置；
[0021]附图中，各标号所代表的部件列表如下：
[0022]MIPI Reset
‑
MIPI接口上电复位模块，VDD Dejitter
‑
电源电压防抖动延迟电路，DFF
‑
D触发器模块，LDO
‑
低压差线性稳压器，LNA
‑
低噪声放大器，VDD Sense
‑
电源上电检测
模块，POR
‑
上电复位信号，LMP
‑
使能信号，Vref
‑
基准电压，VT
‑
阈值电压，VDD
‑
电源电压，LPM！
‑
低功率使能信号，VDD_ON
‑
启动电压信号，VDD_ON_D1
‑
第一延迟信号，VDD_ON_D2
‑
第二延迟信号，S_EN
‑
操作后输出信号，S_out
‑
电源上电检测模块输出信号，S_latch
‑
锁存后输出信号。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.支持1.8V和1.2V电源接口FEM中VDD检测电路，其特征在于，包括依次相连的MIPI接口上电复位模块、电源电压防抖动延迟电路、D触发器模块、带导通管功能的低压差线性稳压器、低噪声放大器，所述电源电压防抖动延迟电路后接有电源上电检测模块和D触发器。电源上电检测模块的输出信号作为D触发器的输入数据信号，所述电源上电检测模块上连接有带隙基准模块；所述MIPI接口上电复位模块用于产生上电复位信号，MIPI接口上电复位模块上加载有使能信号，当使能信号＝1，芯片进入低功率模式；当使能信号＝0，芯片进入运行状态模式，该使能信号与电复位信号一起作为电源电压防抖动延迟电路的输入信号，使能信号和电复位信号经过电源电压防抖动延迟电路进行逻辑组合后，最终生成一个具有特定时间窗口区间的逻辑使能信号，该逻辑使能信号控制电源上电检测模块是否进行基准电压和阈值电压比较，为了防止芯片正常工作过程中，电源电压发生抖动造成芯片逻辑模块发生误翻转，采用上电检测且仅检测一次方式来实现。2.根据权利要求1所述的支持1.8V和1.2V电源接口FEM中VDD检测电路，其特征在于，该VDD检测电路的时序逻辑为：所述上电复位信号先从低电平拉到高电平，然后低功耗模式下的低功率使能信号在拉到高电平，将低功耗使能信号与上电复位信号进行逻辑与，产生一个启动电压信号,将该启动电压信号进行延迟，产生第一延迟信号，将第一延迟信号进行进一步延迟产生第二延迟信号；第一延迟信号相比于启动电压信号的延迟时间计为T1，第二延迟信号相比于第一延迟信号的延迟时间计为T2；将第二...

【专利技术属性】
技术研发人员：谢婷婷，张旭，王玉娇，管剑铃，周德杭，倪文海，徐文华，
申请(专利权)人：上海迦美信芯通讯技术有限公司，
类型：发明
国别省市：