一种在有限接口下的增加闪存颗粒容量的封装结构及闪存颗粒、SSD存储器制造技术

本发明专利技术公开一种在有限接口下的增加闪存颗粒容量的封装结构及闪存颗粒、SSD存储器。其中封装基板包括基板本体、以及设置在基板本体上的多组闪存颗粒接口和设置在基板本体上的一组数据接口，所述的多组闪存颗粒接口中至少存在两个以上的闪存颗粒接口，所述的多组闪存颗粒接口的数据引脚通过导线与所述一组数据接口的数据引脚连接，所述数据接口包括两个以上的片选CE引脚，同一组闪存颗粒接口的一个片选CE引脚与所述数据接口中的同一个片选CE引脚连接。无需增加数据接口就可以实现更多闪存颗粒的访问。颗粒的访问。颗粒的访问。

【技术实现步骤摘要】
一种在有限接口下的增加闪存颗粒容量的封装结构及闪存颗粒、SSD存储器


[0001]本专利技术涉及闪存颗粒封装
，尤其涉及一种在有限接口下的增加闪存颗粒容量的封装结构及闪存颗粒、SSD存储器。

技术介绍

[0002]闪存颗粒是由一定数量的闪存芯片和封装基板以一定的顺序堆叠封装而成。其中，闪存芯片(闪存die)是裸芯片，是晶圆厂从晶圆上面切割下来的芯片。封装基板用于容置闪存芯片，具有闪存颗粒接口，闪存颗粒接口用于与闪存芯片连接，封装时可以将闪存芯片的引脚通过连线与闪存颗粒接口进行连接。连接后再用树脂进行一体封装。在实际封装时，不同的闪存芯片型号，不同的闪存芯片数量，不同的闪存颗粒封装基板设计都会造成闪存颗粒的封装方案不同。
[0003]目前现有的技术通过两种方法提高闪存颗粒容量:1.选用更大容量的闪存芯片来进行封装；2.增加闪存芯片数量，需同时增加闪存颗粒封装基板闪存颗粒接口布线数量。
[0004]现有技术带来的问题是：需要增加闪存颗粒封装基板闪存颗粒接口布线数量，同时会带来接口信号稳定性变差的问题。现有技术也有公开一种兼容不同DRAM芯片的PCB板及包括其的固态硬盘，专利申请号为：202011350829.6，其公开了：了一种兼容不同DRAM芯片的PCB板，包括以下部件：基板和设置在基板上的SSD控制器；DRAM芯片安装槽，DRAM芯片安装槽配置用于安装不同型号的DRAM芯片；第一电阻，第一电阻连接DRAM芯片安装槽的M9引脚安装位与SSD控制器；第二电阻，第二电阻连接DRAM芯片安装槽的M9引脚安装位与地；第三电阻，第三电阻连接DRAM芯片安装槽的E9引脚安装位与地；以及第四电阻，第四电阻连接DRAM芯片安装槽的T7引脚安装位与地，SSD控制器配置用于确认并根据DRAM芯片安装槽中安装DRAM芯片的型号控制第一电阻、第二电阻、第三电阻和第四电阻的通断，并根据型号选择M9引脚、E9引脚和T7引脚的状态。本专利技术还公开了一种包括DR AM芯片和兼容不同DRAM芯片的PCB板的固态硬盘。但是其是通过不同的电阻接地实现不同的DRAM芯片的安装，其安装槽只有一个且其DRAM芯片是成品后的存储颗粒，无法适用于闪存芯片的安装。

技术实现思路

[0005]为此，需要提供一种在有限接口下的增加闪存颗粒容量的封装结构及闪存颗粒、SSD存储器，解决不同型号闪存颗粒需要不同型号的闪存颗粒封装基板而导致设计周期较长、研发成本较高的问题。
[0006]为实现上述目的，本专利技术提供了一种在有限接口下的增加闪存颗粒容量的封装结构，包括基板本体、以及设置在基板本体上的多组闪存颗粒接口和设置在基板本体上的一组数据接口，所述的多组闪存颗粒接口中至少存在两个以上的闪存颗粒接口，所述的多组闪存颗粒接口的数据引脚通过导线与所述一组数据接口的数据引脚连接，所述数据接口包括两个以上的片选CE引脚，同一组闪存颗粒接口的一个片选CE引脚与所述数据接口中的同
一个片选CE引脚连接，不同组之间的闪存颗粒接口的片选CE引脚与所述数据接口的不同的片选CE引脚连接，所述的同一组闪存颗粒接口的CADD地址引脚通过导线与所述一组数据接口的CADD地址引脚连接，同一组内CADD地址引脚连接方式都不相同，所述闪存颗粒接口用于与闪存颗粒连接，所述数据接口用于与数据交互设备进行连接。
[0007]进一步地，所述多组闪存颗粒接口中的每组闪存颗粒接口的片选CE引脚分别与所述数据接口的不同片选CE引脚连接。
[0008]进一步地，所述一组闪存颗粒接口中的相邻两个闪存颗粒接口的同一个CADD地址引脚相互连接。
[0009]进一步地，所述数据接口的片选CE引脚数量与所述闪存颗粒接口的组数相同。
[0010]进一步地，所述数据接口的片选CE引脚为四个。
[0011]进一步地，所述数据接口为BGA数据接口或者TSOP数据接口。
[0012]进一步地，所述闪存颗粒接口为BICS3接口、BICS4接口或者BICS5接口。
[0013]进一步地，所述多组闪存颗粒接口设置在所述基板本体的一面上，所述数据接口设置在基板的另一面上。
[0014]本专利技术提供闪存颗粒，包括封装基板和闪存芯片，所述闪存芯片设置在所述封装基板上，所述封装基板为本专利技术实施例任意一项所述的封装基板，所述闪存芯片通过导线与所述封装基板的闪存颗粒接口连接。
[0015]本专利技术提供SSD存储器，包括闪存颗粒，所述闪存颗粒为本专利技术实施例所述的闪存颗粒。
[0016]区别于现有技术，上述技术方案在闪存颗粒封装基板提供多组的闪存颗粒接口，以及在数据接口设置多个片选CE引脚，可以兼容市场上主流的多个闪存芯片堆叠方案。在多个闪存芯片堆叠时，交互设备可以通过数据接口的片选CE引脚和CADD地址引脚选择不同的闪存芯片进行交互，实现多个的闪存芯片的访问。一个闪存颗粒接口可以连接多个的闪存芯片，在使用多个的闪存芯片时可以直接使用本专利技术的封装基板，减少基板设计样品验证，缩短设计研发周期，降低设计研发成本。通过一种在有限接口下的增加闪存颗粒容量的封装结构适用不同的闪存芯片，也减少了物料种类，降低成本。无需增加数据接口就可以实现更多闪存颗粒的访问。
附图说明
[0017]图1为本专利技术的一公开实施方式所述的封装基板连线结构示意图；
[0018]图2为本专利技术的另一公开实施方式所述的封装基板连线结构示意图；
[0019]图3为本专利技术的一公开实施方式所述的封装基板接口结构示意图。
具体实施方式
[0020]为详细说明技术方案的
技术实现思路
、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
[0021]在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中各个位置出现的“实施例”一词并不一定指代相同的实施例，亦不特别限定其与其它实施例之间的独立性或关联性。原则上，在本申请
中，只要不存在技术矛盾或冲突，各实施例中所提到的各项技术特征均可以以任意方式进行组合，以形成相应的可实施的技术方案。
[0022]除非另有定义，本文所使用的技术术语的含义与本申请所属
的技术人员通常理解的含义相同；本文中对相关术语的使用只是为了描述具体的实施例，而不是旨在限制本申请。
[0023]在本申请的描述中，用语“和/或”是一种用于描述对象之间逻辑关系的表述，表示可以存在三种关系，例如A和/或B，表示：存在A，存在B，以及同时存在A和B这三种情况。另外，本文中字符“/”一般表示前后关联对象是一种“或”的逻辑关系。
[0024]在本申请中，诸如“第一”和“第二”之类的用语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何实际的数量、主次或顺序等关系。
[0025]在没有更多限制的情况下，在本申请中，语句中所使用的“包括”、“包含”、“具有”或者其他类似的表述，意在涵盖非排他性的包含，这些表述并不排本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种在有限接口下的增加闪存颗粒容量的封装结构，其特征在于：包括基板本体、以及设置在基板本体上的多组闪存颗粒接口和设置在基板本体上的一组数据接口，所述的多组闪存颗粒接口中至少存在两个以上的闪存颗粒接口，所述的多组闪存颗粒接口的数据引脚通过导线与所述一组数据接口的数据引脚连接，所述数据接口包括两个以上的片选CE引脚，同一组闪存颗粒接口的一个片选CE引脚与所述数据接口中的同一个片选CE引脚连接，不同组之间的闪存颗粒接口的片选CE引脚与所述数据接口的不同的片选CE引脚连接，所述的同一组闪存颗粒接口的CADD地址引脚通过导线与所述一组数据接口的CADD地址引脚连接，同一组内CADD地址引脚连接方式都不相同，所述闪存颗粒接口用于与闪存颗粒连接，所述数据接口用于与数据交互设备进行连接。2.根据权利要求1所述的一种在有限接口下的增加闪存颗粒容量的封装结构，其特征在于：所述多组闪存颗粒接口中的每组闪存颗粒接口的片选CE引脚分别与所述数据接口的不同片选CE引脚连接。3.根据权利要求1所述的一种在有限接口下的增加闪存颗粒容量的封装结构，其特征在于：所述一组闪存颗粒接口中的相邻两个闪存颗粒接口的同一个CADD地址...

【专利技术属性】
技术研发人员：王敬，
申请(专利权)人：深圳安捷力特新技术有限公司，
类型：发明
国别省市：