本发明专利技术涉及芯片设计领域，特别是涉及一种芯片版图的冗余填充方法、装置、设备及计算机可读存储介质，通过获取原始版图；将所述原始版图网格化，得到网格版图；将与所述网格版图中的预设图案重叠的网格区域确定为待排除区域；根据所述网格板图及所述待排除区域，得到冗余图形区域；根据所述冗余图形区域进行填充。本发明专利技术通过对原始版图进行网格化，将整个版图划分为若干小区域，再将与所述原始版图中的图案重叠的网格悉数排除，剩余的网格组成的图形区域即为所述冗余图形区域，本发明专利技术的技术方案无需再对复杂的多边形的每条边进行计算与定位，在保证填充效果的同时，大大减轻了运算量，提高了填充效率，减少了设计验证周期。减少了设计验证周期。减少了设计验证周期。
【技术实现步骤摘要】
一种芯片版图的冗余填充方法、装置及设备
[0001]本专利技术涉及芯片设计领域，特别是涉及一种芯片版图的冗余填充方法、装置、设备及计算机可读存储介质。
技术介绍
[0002]在芯片设计的过程中，为了获取更好的芯片性能，设计者通常需要绘制出一些特殊形状规则图案，如波导结构等，这些形状通常具有多边性和复杂性；而在不改变设计者要求的情况下，对于日益复杂的版图结构，常规的填充方法在填充过程中的效率逐渐降低。
[0003]目前对芯片设计版图的填充方法为，计算每个多边形的边缘形状，再根据得出的边缘形状数据确定冗余填充区域，但如前文所述，为迎合设计者的要求，多边形图案越来越复杂，这就使得现有技术中芯片设计中的填充效率十分低下，研发迭代周期漫长。
[0004]因此，如何提供一种高填充效率、低研发迭代周期的芯片版图的冗余填充方法，是本领域技术人员亟待解决的问题。
技术实现思路
[0005]本专利技术的目的是提供一种芯片版图的冗余填充方法、装置、设备及计算机可读存储介质，以解决现有技术中芯片临近修正中填充效率低、研发迭代周期长的问题。
[0006]为解决上述技术问题，本专利技术提供一种芯片版图的冗余填充方法，包括：
[0007]获取原始版图；
[0008]将所述原始版图网格化，得到网格版图；
[0009]将与所述网格版图中的预设图案重叠的网格区域确定为待排除区域；
[0010]根据所述网格板图及所述待排除区域，得到冗余图形区域；
[0011]根据所述冗余图形区域进行填充。
[0012]可选地，在所述的芯片版图的冗余填充方法中，在将与所述网格版图中的预设图案重叠的网格区域确定为待排除区域之前，还包括：
[0013]接收冗余禁填图形信息；
[0014]根据所述网格版图及所述冗余禁填图形信息，确定禁填覆盖版图；所述禁填覆盖版图包括与所述冗余禁填信息对应的禁填区域；
[0015]相应地，所述将与所述网格版图中的预设图案重叠的网格区域确定为待排除区域包括：
[0016]将与所述网格版图中的预设图案重叠的网格区域及与所述禁填区域重叠的网格区域确定为待排除区域。
[0017]可选地，在所述的芯片版图的冗余填充方法中，在得到所述待排除区域之后，还包括：
[0018]将所述待排除区域向外扩展第一数量个网格，得到扩展排除区域；
[0019]相应地，所述根据所述网格板图及所述待排除区域，得到冗余图形区域包括：
[0020]根据所述网格板图及所述扩展排除区域，得到冗余图形区域。
[0021]可选地，在所述的芯片版图的冗余填充方法中，所述网格板图中的网格的边长的范围为5纳米至500纳米，包括端点值。
[0022]一种芯片版图的冗余填充装置，包括：
[0023]获取模块，用于获取原始版图；
[0024]网格模块，用于将所述原始版图网格化，得到网格版图；
[0025]定排模块，用于将与所述网格版图中的预设图案重叠的网格区域确定为待排除区域；
[0026]冗余模块，用于根据所述网格板图及所述待排除区域，得到冗余图形区域；
[0027]填充模块，用于根据所述冗余图形区域进行填充。
[0028]可选地，在所述的芯片版图的冗余填充装置中，所述定排模块，还包括：
[0029]禁填接收单元，用于接收冗余禁填图形信息；
[0030]禁填版图单元，用于根据所述网格版图及所述冗余禁填图形信息，确定禁填覆盖版图；所述禁填覆盖版图包括与所述冗余禁填信息对应的禁填区域；
[0031]相应地，所述定排模块包括：
[0032]禁填兼容定排单元，用于将与所述网格版图中的预设图案重叠的网格区域及与所述禁填区域重叠的网格区域确定为待排除区域。
[0033]可选地，在所述的芯片版图的冗余填充装置中，所述定排模块，还包括：
[0034]扩展单元，用于将所述待排除区域向外扩展第一数量个网格，得到扩展排除区域；
[0035]相应地，所述冗余模块包括：
[0036]扩展冗余单元，用于根据所述网格板图及所述扩展排除区域，得到冗余图形区域。
[0037]一种芯片版图的冗余填充设备，包括：
[0038]存储器，用于存储计算机程序；
[0039]处理器，用于执行所述计算机程序时实现如上述任一种所述的芯片版图的冗余填充方法的步骤。
[0040]一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述的芯片版图的冗余填充方法的步骤。
[0041]本专利技术所提供的芯片版图的冗余填充方法，通过获取原始版图；将所述原始版图网格化，得到网格版图；将与所述网格版图中的预设图案重叠的网格区域确定为待排除区域；根据所述网格板图及所述待排除区域，得到冗余图形区域；根据所述冗余图形区域进行填充。
[0042]本专利技术通过对原始版图进行网格化，将整个版图划分为若干小区域(网格)，再将与所述原始版图中的图案重叠的网格悉数排除，剩余的网格组成的图形区域即为所述冗余图形区域，本专利技术的技术方案无需再对复杂的多边形的每条边进行计算与定位，仅需要简单判断多边形与哪些网格重叠(包括部分重叠与完全重叠)即可，在保证填充效果的同时，大大减轻了运算量，提高了填充效率，减少了设计验证周期。本专利技术同时还提供了一种具有上述有益效果的芯片版图的冗余填充装置、设备及计算机可读存储介质。
附图说明
[0043]为了更清楚的说明本专利技术实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0044]图1为本专利技术提供的芯片版图的冗余填充方法的一种具体实施方式的流程示意图；
[0045]图2为本专利技术提供的芯片版图的冗余填充方法的一种具体实施方式的工艺流程图；
[0046]图3为本专利技术提供的芯片版图的冗余填充方法的另一种具体实施方式的流程示意图；
[0047]图4为本专利技术提供的芯片版图的冗余填充装置的一种具体实施方式的结构示意图。
具体实施方式
[0048]为了使本
的人员更好地理解本专利技术方案，下面结合附图和具体实施方式对本专利技术作进一步的详细说明。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0049]本专利技术的核心是提供一种芯片版图的冗余填充方法，其一种具体实施方式的流程示意图如图1所示，称其为具体实施方式一，包括：
[0050]S101：获取原始版图。
[0051]S102：将所述原始版图网格化，得到网格版图。
[0052]所述网格化本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种芯片版图的冗余填充方法，其特征在于，包括：获取原始版图；将所述原始版图网格化，得到网格版图；将与所述网格版图中的预设图案重叠的网格区域确定为待排除区域；根据所述网格板图及所述待排除区域，得到冗余图形区域；根据所述冗余图形区域进行填充。2.如权利要求1所述的芯片版图的冗余填充方法，其特征在于，在将与所述网格版图中的预设图案重叠的网格区域确定为待排除区域之前，还包括：接收冗余禁填图形信息；根据所述网格版图及所述冗余禁填图形信息，确定禁填覆盖版图；所述禁填覆盖版图包括与所述冗余禁填信息对应的禁填区域；相应地，所述将与所述网格版图中的预设图案重叠的网格区域确定为待排除区域包括：将与所述网格版图中的预设图案重叠的网格区域及与所述禁填区域重叠的网格区域确定为待排除区域。3.如权利要求1所述的芯片版图的冗余填充方法，其特征在于，在得到所述待排除区域之后，还包括：将所述待排除区域向外扩展第一数量个网格，得到扩展排除区域；相应地，所述根据所述网格板图及所述待排除区域，得到冗余图形区域包括：根据所述网格板图及所述扩展排除区域，得到冗余图形区域。4.如权利要求1所述的芯片版图的冗余填充方法，其特征在于，所述网格板图中的网格的边长的范围为5纳米至500纳米，包括端点值。5.一种芯片版图的冗余填充装置，其特征在于，包括：获取模块，用于获取原始版图；网格模块，用于将所述原始版图网格化，得到网格版图...
【专利技术属性】
技术研发人员：万臻臻，张美丽，周倩，
申请(专利权)人：上海集成电路装备材料产业创新中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。