射频开关电路及射频前端模组制造技术

本申请公开了一种射频开关电路，包括串联连接在第一端子和第二端子之间第一开关单元和第二开关单元，其中，第一开关单元的第一端耦合至所述第一端子，第一开关单元的第二端与所述第二开关单元的第一端连接，第二开关单元的第二端耦合至所述第二端子；第一偏置输出端通过第一加速通路和第二加速通路连接至第一开关单元的偏置控制端、第二开关单元的偏置控制端、以及第一开关单元和第二开关单元的连接节点上，偏置控制电压通过第一偏置输出端和加速通路加载在第一开关单元和第二开关单元的偏置控制端，以切换所述第一开关单元和所述第二开关单元的状态；从而可以减小电路的切换时间，使得射频开关电路的切换速度更快。使得射频开关电路的切换速度更快。使得射频开关电路的切换速度更快。

【技术实现步骤摘要】
射频开关电路及射频前端模组


[0001]本申请涉及射频
，尤其涉及一种射频开关电路及射频前端模组。

技术介绍

[0002]随着移动通信技术的飞速发展，在通信终端上，其通过内置的射频前端电路实现其无线通信。现有射频前端电路一般均包括基带模块、射频收发模块、射频前端模块和天线链路模块几部分；现有的射频前端电路在处理复杂的射频信号时，通常采用多进多出(MIMO)技术在发送端和接收端使用多根天线，在收发之间构成多个信道的天线系统，提高信道容量。由于在使用多根天线对其进行射频信号的发射和接收时，多路射频信号在射频开关电路处的开关切换速度过慢，从而使射频开关电路的性能欠佳。
[0003]申请内容
[0004]本申请实施例提供一种射频开关电路，以解决射频开关电路的切换速度过慢的问题。
[0005]一种射频开关电路，包括串联连接在第一端子和第二端子之间的开关单元序列，所述开关单元序列包括第一开关单元和第二开关单元，其中，所述第一开关单元的第一端耦合至所述第一端子，所述第一开关单元的第二端与所述第二开关单元的第一端连接，所述第二开关单元的第二端耦合至所述第二端子；
[0006]加速电路，所述加速电路包括第一加速通路和第二加速通路，第一偏置输出端通过所述第一加速通路和所述第二加速通路连接至第一开关单元的偏置控制端、第二开关单元的偏置控制端、以及所述第一开关单元和所述第二开关单元的连接节点上，偏置控制电压通过所述第一偏置输出端和所述加速通路加载在所述第一开关单元和所述第二开关单元的偏置控制端，以切换所述第一开关单元和所述第二开关单元的状态。
[0007]进一步地，所述开关单元序列还包括第三开关单元，第二偏置输出端通过第一栅极电阻连接至所述第三开关单元的偏置控制端。
[0008]进一步地，当所述偏置控制电压为正压时，所述第一加速通路导通，所述第二加速通路关断，所述偏置控制电压通过第一加速通路加载在所述第一开关单元和所述第二开关单元的偏置控制端，以切换所述第一开关单元和所述第二开关单元的状态；
[0009]当所述偏置控制电压为负压时，所述第一加速通路关断，所述第二加速通路导通，所述偏置控制电压通过第二加速通路加载在所述第一开关单元和所述第二开关单元的偏置控制端，以切换所述第一开关单元和所述第二开关单元的状态。
[0010]进一步地，所述第一加速通路包括第一晶体管，所述第二加速通路包括第二晶体管，其中，所述第一晶体管和所述第二晶体管为互补型晶体管；
[0011]所述第一晶体管的第一端与所述第二晶体管的第一端连接，并耦合至所述第一开关单元的偏置控制端，所述第一晶体管的第二端与所述第二晶体管的第二端连接，并耦合至所述第二开关单元的偏置控制端，所述第一晶体管的第三端和所述第二晶体管的第三端连接，并耦合至所述第一开关单元和所述第二开关单元的连接节点上。
[0012]进一步地，所述第一晶体管为PMOS管，所述第二晶体管为NMOS管，其中，所述第一晶体管的源极与所述第二晶体管的源极连接，并耦合至所述第一开关单元的偏置控制端，所述第一晶体管的漏极与所述第二晶体管的漏极连接，并耦合至所述第二开关单元的偏置控制端，所述第一晶体管的栅极和所述第二晶体管的栅极连接，并耦合至所述第一开关单元和所述第二开关单元的连接节点上。
[0013]进一步地，当所述偏置控制电压为正压时，所述第一晶体管的栅漏电压为负压，所述第二晶体管的栅漏电压为负压，所述第一晶体管导通，所述第二晶体管关断，所述偏置控制电压通过所述第一晶体管加载在所述第一开关单元和所述第二开关单元的偏置控制端，以切换所述第一开关单元和所述第二开关单元的状态；
[0014]当所述偏置控制电压为负压时，所述第一晶体管的栅漏电压为正压，所述第二晶体管的栅漏电压为正压，所述第一晶体管关断，所述第二晶体管导通，所述偏置控制电压通过所述第一晶体管加载在所述第一开关单元和所述第二开关单元的偏置控制端，以切换所述第一开关单元和所述第二开关单元的状态。
[0015]进一步地，所述第一晶体管为PNP管，所述第二晶体管为NPN管，其中，所述第一晶体管的发射极与所述第二晶体管的发射极连接，并耦合至所述第一开关单元的偏置控制端，所述第一晶体管的集电极所述第二晶体管的集电极连接，并耦合至所述第二开关单元的偏置控制端，所述第一晶体管的基极和所述第二晶体管的基极连接，并耦合至所述第一开关单元和所述第二开关单元的连接节点上。
[0016]进一步地，当所述偏置控制电压为正压时，所述第一晶体管的基极
‑
发射极电压为负压，所述第二晶体管的基极
‑
发射极电压为负压，所述第一晶体管导通，所述第二晶体管关断，所述偏置控制电压通过所述第一晶体管加载在所述第一开关单元和所述第二开关单元的偏置控制端，以切换所述第一开关单元和所述第二开关单元的状态；
[0017]当所述偏置控制电压为负压时，所述第一晶体管的基极
‑
发射极为正压，所述第二晶体管的基极
‑
发射极为正压，所述第一晶体管关断，所述第二晶体管导通，所述偏置控制电压通过所述第一晶体管加载在所述第一开关单元和所述第二开关单元的偏置控制端，以切换所述第一开关单元和所述第二开关单元的状态。
[0018]进一步地,所述第一开关单元包括至少一个第一场效应晶体管，所述第二开关单元包括至少一个第二场效应晶体管；所述第一开关单元的栅极为所述第一开关单元的偏置控制端，所述第一开关单元的源极为所述第一开关单元的第一端，所述第一开关单元的漏极为所述第一开关单元的第二端；所述第二开关单元的栅极为所述第二开关单元的偏置控制端，所述第二开关单元的源极为所述第二开关单元的第一端，所述第二开关单元的漏极为所述第一开关单元的第二端。
[0019]进一步地，当所述场效应晶体管为NMOS管，若所述偏置控制电压为正压，则所述第一开关单元和所述第二开关单元被切换至导通状态，若所述偏置控制电压为负压，则所述第一开关单元和所述第二开关单元被切换至关断状态；
[0020]当所述场效应晶体管为PMOS管，若所述偏置控制电压为正压，则所述第一开关单元和所述第二开关单元被切换至关断状态，若所述偏置控制电压为负压，则所述第一开关单元和所述第二开关单元被切换至导通状态。
[0021]进一步地，所述所述射频开关电路还包括第一隔离电阻，所述第一晶体管的第三
端和所述第二晶体管的第三端连接后，通过所述第一隔离电阻耦合至所述第一开关单元和所述第二开关单元的连接节点上。
[0022]进一步地，所述第一隔离电阻的电阻值为10KΩ
‑
100KΩ。
[0023]进一步地，所述射频开关电路还包括至少一个第二隔离电阻，第一偏置输出端通过第二隔离电阻与所述第一加速通路和所述第二加速通路连接。
[0024]进一步地，所述第二隔离电阻的电阻值为5KΩ
‑
25KΩ。
[0025]进一步地，第一偏置输出端与所述第一晶体管的第一端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频开关电路，其特征在于，包括：串联连接在第一端子和第二端子之间的开关单元序列，所述开关单元序列包括第一开关单元和第二开关单元，其中，所述第一开关单元的第一端耦合至所述第一端子，所述第一开关单元的第二端与所述第二开关单元的第一端连接，所述第二开关单元的第二端耦合至所述第二端子；加速电路，所述加速电路包括第一加速通路和第二加速通路，第一偏置输出端通过所述第一加速通路和所述第二加速通路连接至第一开关单元的偏置控制端、第二开关单元的偏置控制端、以及所述第一开关单元和所述第二开关单元的连接节点上，偏置控制电压通过所述第一偏置输出端和所述加速通路加载在所述第一开关单元和所述第二开关单元的偏置控制端，以切换所述第一开关单元和所述第二开关单元的状态。2.如权利要求1所述的射频开关电路，其特征在于，还包括，所述开关单元序列还包括第三开关单元，第二偏置输出端通过第一栅极电阻连接至所述第三开关单元的偏置控制端。3.如权利要求1所述的射频开关电路，其特征在于，当所述偏置控制电压为正压时，所述第一加速通路导通，所述第二加速通路关断，所述偏置控制电压通过第一加速通路加载在所述第一开关单元和所述第二开关单元的偏置控制端，以切换所述第一开关单元和所述第二开关单元的状态；当所述偏置控制电压为负压时，所述第一加速通路关断，所述第二加速通路导通，所述偏置控制电压通过第二加速通路加载在所述第一开关单元和所述第二开关单元的偏置控制端，以切换所述第一开关单元和所述第二开关单元的状态。4.如权利要求1所述的射频开关电路，其特征在于，所述第一加速通路包括第一晶体管，所述第二加速通路包括第二晶体管，其中，所述第一晶体管和所述第二晶体管为互补型晶体管；所述第一晶体管的第一端与所述第二晶体管的第一端连接，并耦合至所述第一开关单元的偏置控制端，所述第一晶体管的第二端与所述第二晶体管的第二端连接，并耦合至所述第二开关单元的偏置控制端，所述第一晶体管的第三端和所述第二晶体管的第三端连接，并耦合至所述第一开关单元和所述第二开关单元的连接节点上。5.如权利要求4所述的射频开关电路，其特征在于，所述第一晶体管为PMOS管，所述第二晶体管为NMOS管，其中，所述第一晶体管的源极与所述第二晶体管的源极连接，并耦合至所述第一开关单元的偏置控制端，所述第一晶体管的漏极与所述第二晶体管的漏极连接，并耦合至所述第二开关单元的偏置控制端，所述第一晶体管的栅极和所述第二晶体管的栅极连接，并耦合至所述第一开关单元和所述第二开关单元的连接节点上。6.如权利要求5所述的射频开关电路，其特征在于，当所述偏置控制电压为正压时，所述第一晶体管的栅漏电压为负压，所述第二晶体管的栅漏电压为负压，所述第一晶体管导通，所述第二晶体管关断，所述偏置控制电压通过所述第一晶体管加载在所述第一开关单元和所述第二开关单元的偏置控制端，以切换所述第一开关单元和所述第二开关单元的状态；当所述偏置控制电压为负压时，所述第一晶体管的栅漏电压为正压，所述第二晶体管的栅漏电压为正压，所述第一晶体管关断，所述第二晶体管导通，所述偏置控制电压通过所
述第一晶体管加载在所述第一开关单元和所述第二开关单元的偏置控制端，以切换所述第一开关单元和所述第二开关单元的状态。7.如权利要求4所述的射频开关电路，其特征在于，所述第一晶体管为PNP管，所述第二晶体管为NPN管，其中，所述第一晶体管的发射极与所述第二晶体管的发射极连接，并耦合至所述第一开关单元的偏置控制端，所述第一晶体管的集电极所述第二晶体管的集电极连接，并耦合至所述第二开关单元的偏置控制端，所述第一晶体管的基极和所述第二晶体管的基极连接，并耦合至所述第一开关单元和所述第二开关单元的连接节点上。8.如权利要求7所述的射频开关电路，其特征在于，当所述偏置控制电压为正压时，所述第一晶体管的基极
‑
发射极电压为负压，所述第二晶体管的基极
‑
发射极电压为负压，所述第一晶体管导通，所述第二晶体管关断，所述偏置控制电压通过所述第一晶体管加载在所述第一开关单元和所述第二开关单元的偏置控制端，以切换所述第一开关单元和所述第二开关单元的状态；当所述偏置控制电压为负压时，所述第一晶体管的基极
‑
发射极电压为正压，所述第二晶体管的基极

【专利技术属性】
技术研发人员：陈劲业，王欢，奉靖皓，倪建兴，
申请(专利权)人：锐石创芯深圳科技股份有限公司，
类型：发明
国别省市：