基于载体的电子模块制造技术

一种改进的多芯片模块包括一个电路板，该电路板具有一排电互连焊接点，多个ＩＣ块单元被安装到这排电互连焊接点。每个ＩＣ块单元包括多个ＩＣ块，这些ＩＣ块被安装在一个块载体的对侧上。块单元可以被安装在电路板的一侧或两侧上。各种块载体被用来创建许多不同的模块。一种块载体具有一对主平面。每个平面并入电接触焊接点。通过将块的连接元件或引线与平面上的接触焊接点互连，至少一个ＩＣ块可以被表面安装在每个主平面上，以形成ＩＣ块单元。另一种块载体基片具有用于ＩＣ块的紧接的表面安装的多个凹槽。块也以各种形式包括散热片。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及多芯片电子模块的生产，尤其涉及将多个集成电路块连接到印刷电路板的一种方法和装置。它也涉及具有三维布局集成电路块的高密度存储器模块。
技术介绍
对半导体存储器的需求非常具有弹性。与计算机系统的总成本相比，这种存储器的费用相对较低，因此，几乎无法满足对其的需求，计算机制造商趋向在每个系统中安装一定数量的主存储器，该数量大大超过平均程序使用所需的数量。另一方面，当它的代价昂贵时，制造商通常在每个系统中安装仅仅在数量上刚好的平均程序。虽然计算机的销售价格可能会因此而保持在较低的水平上，但是，最终用户不久就可能会发现他必须对其计算机的主存储器进行升级。由于对大型随机存取计算机存储器的需求日益增加，人们越来越需要更加小型化的计算机，同时，半导体制造商方面非常希望降低每个位的成本，这些不仅导致电路密度大约每三年翻两番，而且需要有效的电路芯片封装和安装技术。直到二十世纪80年代晚期，半导体存储器片通常被封装成双列直插式引线块(DIPPs)。这些DIPP块的引线一般直接被焊接在电路板(例如，母板)中的穿孔内，或者，它们被插入插座中，该插座被焊接在电路板中的穿孔内。随着表面安装技术的出现，传统的印刷电路板上的电镀穿孔已由传导安装焊接点取代。小型J引线(SOJ)块已引出小型薄块(TSOPs)。由于邻近的表面安装引线的各个中心之间的间距或间隔大大小于传统的穿孔部件的传统的0.10英寸间隔，因此，表面安装芯片趋向于大大小于对应的传统芯片，从而在印刷电路板上占据较少的空间。此外，由于不再需要穿孔，因此，自然可以使用表面安装技术来将部件安装到印刷电路板的两侧上。在两侧上使用表面安装块的存储器模块已成为标准。较早的单列直插式存储器模块(SIMMs)和当前所用的双列直插式存储器模块(DIMMs)均被插入母板上的插座。通过制造其中按三维布局来堆叠多个集成电路(IC)芯片(例如，存储器芯片)的模块，可以十分显著地提高封装密度。按照一般惯例，芯片的三维堆叠需要复杂的、非标准的封装方法。给Floyd Eide的标题为“Integrated Circuit Chip Stacking”的第4,956,694号美国专利提供了垂直堆栈IC芯片的一个例子。多个集成电路被封装在芯片载体内，并且被一个叠一个地堆叠在印刷电路板上。除了芯片选择接线端以外，芯片上所有其他类似的接线端被并联连接。授权给Fox等人的标题为“High-Density Electronic Package ComprisingStacked Subnodules Which Are Electrically Interconnected by Solder-filed Vias”的第5,128,831号美国专利提供了芯片堆叠的另一个例子。该块由可单独试验的子模块装配而成，每个子模块具有一个与其结合的单一芯片。这些子模块与帧状的隔板交替。子模块和隔板都具有可调准的通路，这些通路在各种不同的子模块之间提供互连。同样授权给Floyd Eide的标题为“IC Chip Package Having Chip Attached toand Wire Bonded with an Overlying Substrate”的第5,313,096号美国专利是另一个例子。这种块包括一个芯片，该芯片的活动上表面与一个下基片层的下表面相连，该下基片层的上表面上有导电轨迹，这些导电轨迹在其周边上的导电焊接点中终止。利用穿过下基片层内的小孔的电线联结，可以在活动表面上的接线端与轨迹之间进行连接。上基片层(与下基片层相连)的小孔与下基片层的小孔重合，并提供了可在其中进行电线联结的空间。在进行电线联结之后，这些小孔用环氧树脂填充，以形成一个可单独试验的子模块。可以堆叠多个子模块，并将它们与被附着于其边缘的金属条互连起来。授权给A.U.Levy等人的标题为“Module Panel Stacking Process”的第5,869,353号美国专利揭示了最后一例堆叠式芯片模块。制成多个面板其内具有一些小孔，这些小孔的底部有一排安装芯片的焊接点，以及对接导电焊接点。安装芯片的焊接点和对接导电焊接点都具有焊剂涂层。塑料包胶的表面安装IC芯片位于覆盖焊剂的安装焊接点上，多个面板按分层布局堆叠起来，加热该堆栈，以便将芯片引线与邻近的面板的安装焊接点及对接焊接点焊接在一起。然后，通过切割和分解操作，将单独的芯片块堆栈与面板堆栈分离。从前述的各例可见，通过使用复杂的封装和堆叠布局，可以提高芯片密度，这必定体现在每个存储位有较高的成本中。专利技术概述本专利技术提供了一种芯片密度提高的、改进的多芯片模块。改进的模块的所有实施例都包括一个电路板，该电路板具有一排电互连焊接点，多个IC块单元被安装到这排电互连焊接点上。每个IC块单元包括多个IC块，这些IC块被安装在一个块载体的两个对侧上。这些块单元可以被安装在电路板的一侧或两侧上。本专利技术的第一个实施例使用一种具有一对主平面的薄层块载体。每个平面与电接触焊接点连接在一起。通过将块的连接元件与平面上的接触焊接点互连，将至少一个IC块表面安装在每个主平面上，以形成IC块单元。每个单元安装在电路板中其自身的凹槽内，一个IC块正面朝上，另一个IC块倒置。倒置的IC块可以与被嵌入在电路板内的散热片层接触。如果块载体两侧上对应的接触焊接点在载体主体内是互连的，则可以在离电路板及其上的互连焊接点最近的IC块的各个连接元件或引线之间进行接触。利用这项互连技术，芯片载体可以是刚性或半刚性薄层基片，或者，它可以是薄膜载体。该第一个实施例的另一变化形式是，薄层基片块载体可以被修改成并入其自身的一套互连引线，这套互连引线与电路板上的互连焊接点紧密配合。这项技术还提供了更大的灵活性可以在载体主体内对引线位置进行改线。此外，如果一个IC块上的连接元件必须被独立地连接到块对中的另一个块上的对应的连接元件(例如，芯片选择引线)，则可以提供额外的载体引线，以实现独立的连接。本专利技术的第二个实施例利用一种载体基片，该载体基片在每个对立的表面上至少具有一个凹槽，用于背靠背地安装IC块。安装在载体对侧上的IC块可以接触嵌入载体基片内的散热片层的相对的两侧。因此而产生的每个IC块单元被表面安装到电路板上。如果两个块的引线在载体上是互连的，那么，可以通过只将一个块的引线直接连接到电路板上，来与电路板连接起来。但是，和第一个实施例一样，块载体可以装备有自己的引线，这些引线与被安装的IC块的各个引线相连。这时，块载体引线直接连接到电路板上的互连焊接点。本专利技术的第三个和第四个实施例利用一种第三实施例IC块单元，该IC块单元中的载体同时具有第一个和第二个实施例的特点。这些块中的一个块安装在载体右侧向上的一个平面上，而另一个块被颠倒安装在一个凹槽中的载体上。由于可以将载体安装在两种电路板上，因此，就产生了两个不同的模块实施例。安装在载体的平面上的每一IC块或安装在凹槽内的IC块可以安装在靠近电路板的地方。在前一种情况下，块单元的邻近的块安装在电路板上的一个凹槽内。在后一种情况下，块单元的邻近的块安装在电路板的一个平面上。如在其他实施例中那样，载体可以装备有自己的一套互连引线，这套互连引线与电路板上的互连焊接点对接。同样本文档来自技高网...

【技术保护点】
一种电子电路模块，其特征在于，它包括：至少一个ＩＣ块单元，每个单元具有：在其对侧位置上具有第一和第二ＩＣ块安装位置的载体，所述第一安装位置具有第一安装焊接点阵列，所述第二安装位置具有第二安装焊接点阵列，所述第一和第二安装阵列与载体接 口耦合；以及，一对ＩＣ块，每个块具有一个块主体，所述块主体包含一个集成电路芯片和被耦合到所述芯片并至少延伸到所述主体的表面上的多个连接元件，所述第一个块的连接元件与所述第一安装焊接点阵列导电相连，所述第二个块的连接元件与所述第二个安装焊 接点阵列导电相连；以及，至少附加有一个互连焊接点阵列的印刷电路板，每个互连焊接点阵列被耦合到所述印刷电路板上的电路并与一个单一的ＩＣ块单元的接口导电相连。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：KJ克莱齐克，JC恩格尔，
申请(专利权)人：莱格西电子股份有限公司，
类型：发明
国别省市：US[美国]