一种低噪声放大器，包含：一匹配网络，用来于一输入节点、一匹配节点与一源极节点之间提供三路耦合；一栅极电容，用来于该匹配节点与一栅极节点之间提供交流耦合；一迭接放大器，用来依据于该源极节点的源极衰减，于该栅极节点接收一栅极电压以及于一输出节点输出一输出电压；以及一负载网络，耦接该输出节点。该匹配网络包含一旁接电感、一串接电感与一源极衰减电感，该旁接电感与该串接电感于一布局里重叠以具有强烈的互耦，该源极衰减电感是布局于该旁接电感旁以具有强烈的互耦。该旁接电感旁以具有强烈的互耦。该旁接电感旁以具有强烈的互耦。
【技术实现步骤摘要】
布局紧凑的集成低噪声放大器
[0001]本公开大体而言涉及低噪声放大器，尤其涉及布局紧凑的集成低噪声放大器。
技术介绍
[0002]如图1所示，一传统的低噪声放大器(以下称为LNA)100接收一输入电压V
I
以及输出一输出电压V
O
，并包含：一阻抗匹配电感111；一交流(AC)耦合电容121；一迭接放大器130，其包含一第一N通道金属氧化物半导体(NMOS)晶体管131、一第二NMOS晶体管132、一直流(DC)耦合电阻134以及一源极衰减电感133；以及一负载网络150包含并联连接的一负载电感151与一负载电容152。本公开中，“V
DD”表示一电源供应节点。第一NMOS晶体管131作为一共源极级(common
‑
source stage)，且源极衰减电感133是用来使得该共源极级的一输入阻抗具有一实部。DC耦合电阻134是用来将一第一偏压电压V
A
耦接至第一NMOS晶体管131的栅极，并为第一NMOS晶体管131建立一适当的偏压条件。AC耦合电容121是用来阻挡该输入电压V
I
的一DC成分。第二NMOS晶体管132是由一第二偏压电压V
B
来偏压，并作为一共栅极级(common
‑
gate stage)，该共栅极级是用来提供一反向隔绝度(reverse isolation)给迭接放大器130。LNA 100为一现有的电路，其细节在此不多作说明。
[0003]LNA的效能通常是看它的“反射损失(return loss)”与“噪声指数(noise figure)”，且高反射损失与低噪声指数是我们想要的。高反射损失可通过运用好的阻抗匹配来实现，而低噪声指数可通过运用好的噪声匹配来实现，这些都是本领域技术人员所熟知的，故其细节在此不多作说明。于一关注的特定实施例中，LNA 100为一集成电路，通过一互补金属氧化物半导体(CMOS)工艺科技而制作于一硅基板上；本例中，电感111与133可能占据相当大的布局面积，并且使得LNA 100的成本高昂。此外，为了于一静电放电(ESD)事件中保护第一NMOS晶体管131，通常一ESD保护电路170会被使用，ESD保护电路170包含并联连接的一前向(forward)二极管171与一反向(reverse)二极管172。此外，在封装该集成电路时需要一焊垫(bonding pad)，且这实际上会导致一寄生电容160。寄生电容160与ESD保护电路170都可能导致反射损失及/或噪声指数严重劣化(serious degradation)。
[0004]本
需要的是一集成LNA具有下列特性：紧凑的布局面积、好的ESD保护力以及好的效能。
技术实现思路
[0005]本公开的低噪声放大器的一实施例包含：一匹配网络，用来于一输入节点、一匹配节点与一源极节点之间提供三路耦合；一栅极电容，用来于该匹配节点与一栅极节点之间提供交流耦合(AC coupling)；一迭接放大器，用来依据于该源极节点的源极衰减，于该栅极节点接收一栅极电压以及于一输出节点输出一输出电压；以及一负载网络，耦接该输出节点，其中该匹配网络包含一旁接电感、一串接电感(series inductor)与一源极衰减电感，该旁接电感与该串接电感于一布局里重叠以具有强烈的互耦，该源极衰减电感是布局于该旁接电感旁以具有强烈的互耦。
[0006]本公开的低噪声放大器的另一实施例包含：一旁接电感，用来将一输入节点转接至地；一串接电感，用来将该输入节点耦接至一匹配节点；一源极衰减电感，用来将一源极节点耦接至地；一栅极电容，用来将该匹配节点耦接至一栅极节点；一迭接放大器，用来依据于该源极节点的源极衰减，于该栅极节点接收一栅极电压以及于一输出节点输出一输出电压；以及一负载网络，耦接至该输出节点，其中该旁接电感与该串接电感于一布局里重叠，以具有一强烈的互耦，该源极衰减电感是布局于该旁接电感旁以具有强烈的互耦。
[0007]有关本专利技术的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。
附图说明
[0008]图1显示一传统的低噪声放大器的示意图；
[0009]图2依据本公开的一实施例显示一低噪声放大器的示意图；以及
[0010]图3依据本公开的一实施例显示用于图2的低噪声放大器的一匹配网络的布局的上视图。
[0011]符号说明
[0012]100：低噪声放大器
[0013]111：阻抗匹配电感
[0014]121：交流耦合电容
[0015]130：迭接放大器
[0016]131：第一NMOS晶体管
[0017]132：第二NMOS晶体管
[0018]133：源极衰减电感
[0019]134：直流耦合(DC coupling)电阻
[0020]150：负载网络
[0021]151：负载电感
[0022]152：负载电容
[0023]160：寄生电容
[0024]170：ESD保护电路
[0025]171：二极管
[0026]172：二极管
[0027]V
I
：输入电压
[0028]V
O
：输出电压
[0029]V
DD
：电源供应节点
[0030]V
A
：第一偏压电压
[0031]V
B
：第二偏压电压
[0032]200：低噪声放大器
[0033]230：迭接放大器
[0034]250：负载网络
[0035]251：负载电感
[0036]252：负载电容
[0037]260：匹配网络
[0038]270：寄生电容
[0039]NI：输入节点
[0040]NM：匹配节点
[0041]NS：源极节点
[0042]NG：栅极节点
[0043]NO：输出节点
[0044]ND：漏极节点
[0045]CG：栅极电容
[0046]V
g
：栅极电压
[0047]V
i
：输入电压
[0048]V
o
：输出电压
[0049]V
m
：匹配电压
[0050]V
d
：漏极电压
[0051]V
b1
：第一偏压电压
[0052]V
b2
：第二偏压电压
[0053]V
s
：源极节点的电压
[0054]L1：旁接电感
[0055]L2：串接电感
[0056]L3：源极衰减电感
[0057]k
12
：L1与L2之间的互耦
[0058]k
13
：L1与L2之间的互耦...
【技术保护点】
【技术特征摘要】
1.一种低噪声放大器，包含：一匹配网络，用来于一输入节点、一匹配节点与一源极节点之间提供三路耦合；一栅极电容，用来于该匹配节点与一栅极节点之间提供交流耦合；一迭接放大器，用来依据于该源极节点的源极衰减，于该栅极节点接收一栅极电压以及于一输出节点输出一输出电压；以及一负载网络，耦接该输出节点，其中该匹配网络包含一旁接电感、一串接电感与一源极衰减电感，该旁接电感与该串接电感于一布局里重叠以具有强烈的互耦，该源极衰减电感是布局于该旁接电感旁以具有强烈的互耦。2.如权利要求1所述的低噪声放大器，其中该旁接电感与该串接电感是以一同心结构被布局。3.如权利要求2所述的低噪声放大器，其中该旁接电感与该串接电感均朝着同一向向外螺旋。4.如权利要求3所述的低噪声放大器，其中该源极衰减电感的一部分邻接且平行于该旁接电感的一最尾段的一部分。5.如权利要求1所述的低噪声放大器，其中该迭接放大器包含一共源极级以及一共栅极级；该共源极级包含一第一N通道金属氧化物半导体晶体管，该第一N通道金属氧化物半导体晶体管用来依据于该源极节点的源极衰减，于该栅极节点接收该栅极电压以及于一漏极节点输出一漏极电压；该共栅极级包含一第二N通道金属氧化物半导体...
【专利技术属性】
技术研发人员：梁宝文，陆永辉，林嘉亮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。