放大器电路制造技术

本发明专利技术公开了一种放大器电路，通过一第一输出端及一第二输出端输出一对差动输出信号，包含：一第一放大级，电连接一第一节点及一第二节点，用来放大一对差动输入信号；一第二放大级，电连接该第一节点及该第二节点，并且耦接该第一输出端及该第二输出端；一第一开关，耦接于该第一输出端与一第一参考电压之间；一第二开关，耦接于该第二输出端与该第一参考电压之间；一第三开关，耦接于该第一节点与该第一参考电压之间；一第四开关，耦接于该第二节点与该第一参考电压之间；以及一第五开关，耦接于一第二参考电压与该第一放大级之间。接于一第二参考电压与该第一放大级之间。接于一第二参考电压与该第一放大级之间。

【技术实现步骤摘要】
放大器电路


[0001]本专利技术涉及放大器电路，尤其涉及具有高增益的放大器电路。

技术介绍

[0002]图1是现有放大器电路的电路图。放大器电路100包含晶体管101、晶体管102、晶体管103、晶体管104及晶体管105。放大器电路100通过晶体管101的闸极及晶体管102的闸极接收一对差动输入信号(包含输入信号Vip及输入信号Vin)，并且通过输出端Di
‑
及输出端Di+输出放大后的信号。晶体管103、晶体管104及晶体管105的闸极接收时钟CK，并且根据时钟CK开启或关闭。图中以“VDD”表示电源电压，而以“GND”表示接地准位。放大器电路100的动作原理为本
具有通常知识者所熟知，故不再赘述。惟图1的现有放大器电路100的增益值仍有进步空间

技术实现思路

[0003]鉴于先前技术之不足，本专利技术之一目的在于提供一种放大器电路以改善先前技术的不足。
[0004]本专利技术之一实施例提供一种放大器电路，具有一第一输出端及一第二输出端，包含：一第一晶体管，具有一第一端、一第二端及一第一控制端，其中，该第二端耦接该第一输出端；一第二晶体管，具有一第三端、一第四端及一第二控制端，其中，该第四端耦接该第二输出端；一第三晶体管，具有一第五端、一第六端及一第三控制端，其中，该第六端耦接该第一端，且该第三控制端接收一第一输入信号；一第四晶体管，具有一第七端、一第八端及一第四控制端，其中，该第七端耦接该第五端，该第八端耦接该第三端，且该第四控制端接收一第二输入信号；一第一开关，具有一第九端及一第十端，其中，该第九端耦接一第一参考电压，且该第十端耦接该第一输出端；一第二开关，具有一第十一端及一第十二端，其中，该第十一端耦接该第一参考电压，且该第十二端耦接该第二输出端；一第三开关，具有一第十三端及一第十四端，其中，该第十三端耦接该第一参考电压，且该第十四端耦接该第一端及该第六端；一第四开关，具有一第十五端及一第十六端，其中，该第十五端耦接该第一参考电压，且该第十六端耦接该第三端及该第八端；以及一第五开关，具有一第十七端及一第十八端，其中，该第十七端耦接一第二参考电压，且该第十八端耦接该第五端及该第七端。该第一输入信号及该第二输入信号是一对差动输入信号，且该第一输出端及该第二输出端输出一对差动输出信号。
[0005]本专利技术之另一实施例提供一种放大器电路，通过一第一输出端及一第二输出端输出一对差动输出信号，包含：一第一放大级，电连接一第一节点及一第二节点，用来放大一对差动输入信号；一第二放大级，电连接该第一节点及该第二节点，并且耦接该第一输出端及该第二输出端；一第一开关，耦接于该第一输出端与一第一参考电压之间；一第二开关，耦接于该第二输出端与该第一参考电压之间；一第三开关，耦接于该第一节点与该第一参考电压之间；一第四开关，耦接于该第二节点与该第一参考电压之间；以及一第五开关，耦
接于一第二参考电压与该第一放大级之间。
[0006]本专利技术之放大器电路具有高增益。
[0007]有关本专利技术的特征、实作与功效，兹配合附图作实施例详细说明如下。
附图说明
[0008]图1是现有放大器电路的电路图；
[0009]图2为本专利技术放大器电路之一实施例的电路图；
[0010]图3为本专利技术放大器电路之另一实施例的电路图；
[0011]图4为本专利技术放大器电路各放大级的导通时序图；
[0012]图5为本专利技术放大器电路之另一实施例的电路图；
[0013]图6为偏压电路510之一实施例的电路图；
[0014]图7为偏压电路510之一实施例的电路图；
[0015]图8为本专利技术放大器电路之另一实施例的电路图；
[0016]图9为偏压电路810之一实施例的电路图；
[0017]图10为偏压电路810之一实施例的电路图；以及
[0018]图11为本案之放大器电路的操作速度的比较图。
具体实施方式
[0019]以下说明内容之技术用语参照本
之习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语之解释以本说明书之说明或定义为准。
[0020]本专利技术之公开内容包含放大器电路。由于本专利技术之放大器电路所包含之部分元件单独而言可能为已知元件，因此在不影响该装置专利技术之充分公开及可实施性的前提下，以下说明对于已知元件的细节将予以节略。
[0021]在以下的说明中，每个晶体管具有第一端、第二端以及控制端。当晶体管作为开关使用时，晶体管的第一端及第二端是该开关的两端，而控制端控制该开关导通(晶体管开启)或不导通(晶体管关闭)。对金氧半场效晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor,MOSFET)而言，第一端可以是源极(source)及汲极(drain)的其中一者，第二端是源极及汲极的另一者，而控制端是闸极(gate)。对双极性接面型晶体管(bipolar junction transistor,BJT)而言，第一端可以是集极(collector)及射极(emitter)的其中一者，第二端是集极及射极另一者，而控制端是基极(base)。
[0022]图2为本专利技术放大器电路之一实施例的电路图。放大器电路200包含晶体管M1、晶体管M2、晶体管M3、晶体管M4、开关SW1、开关SW2、开关SW3、开关SW4及开关SW5。开关SW1、开关SW2、开关SW3、开关SW4及开关SW5分别由晶体管M5、晶体管M6、晶体管M7、晶体管M8及晶体管M9实作。在图2的实施例中，晶体管M1、晶体管M2、晶体管M3、晶体管M4及晶体管M9为P型金氧半场效晶体管(简称PMOS晶体管)，而晶体管M5、晶体管M6、晶体管M7及晶体管M8为N型金氧半场效晶体管(简称NMOS晶体管)。
[0023]晶体管M1的第一端耦接或电连接晶体管M3的第一端；晶体管M1的第二端为放大器电路200的输出端Di
‑
，并且通过开关SW1耦接第一参考电压GND(例如接地准位)；晶体管M1的控制端接收输入信号Vip。晶体管M2的第一端耦接或电连接晶体管M4的第一端；晶体管M2
的第二端为放大器电路200的输出端Di+，并且通过开关SW2耦接第一参考电压GND；晶体管M2的控制端接收输入信号Vin。输入信号Vip及输入信号Vin形成一对差动输入信号。“Di
‑”
及“Di+”亦可代表通过输出端Di
‑
及输出端Di+输出的一对差动输出信号。
[0024]晶体管M3的第二端耦接或电连接晶体管M4的第二端；晶体管M3的第二端及晶体管M4的第二端通过开关SW5耦接第二参考电压VDD(例如电源电压，第二参考电压VDD不等于第一参考电压GND)。晶体管M3的控制端接收输入信号Vip，且晶体管M4的控制端接收输入信号Vin。
[0025]开关SW3的一端耦接或电连接第一参考电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种放大器电路，具有一第一输出端及一第二输出端，包含：一第一晶体管，具有一第一端、一第二端及一第一控制端，其中，该第二端耦接该第一输出端；一第二晶体管，具有一第三端、一第四端及一第二控制端，其中，该第四端耦接该第二输出端；一第三晶体管，具有一第五端、一第六端及一第三控制端，其中，该第六端耦接该第一端，且该第三控制端接收一第一输入信号；一第四晶体管，具有一第七端、一第八端及一第四控制端，其中，该第七端耦接该第五端，该第八端耦接该第三端，且该第四控制端接收一第二输入信号；一第一开关，具有一第九端及一第十端，其中，该第九端耦接一第一参考电压，且该第十端耦接该第一输出端；一第二开关，具有一第十一端及一第十二端，其中，该第十一端耦接该第一参考电压，且该第十二端耦接该第二输出端；一第三开关，具有一第十三端及一第十四端，其中，该第十三端耦接该第一参考电压，且该第十四端耦接该第一端及该第六端；一第四开关，具有一第十五端及一第十六端，其中，该第十五端耦接该第一参考电压，且该第十六端耦接该第三端及该第八端；以及一第五开关，具有一第十七端及一第十八端，其中，该第十七端耦接一第二参考电压，且该第十八端耦接该第五端及该第七端；其中，该第一输入信号及该第二输入信号是一对差动输入信号，且该第一输出端及该第二输出端输出一对差动输出信号。2.根据权利要求1所述的放大器电路，还包含：一偏压电路，根据一第三参考电压、一第四参考电压、该第一输入信号及该第二输入信号产生一第一偏压电压及一第二偏压电压；其中，该第一偏压电压是该第一输入信号与该第三参考电压及该第四参考电压的运算结果，该第二偏压电压是该第二输入信号与该第三参考电压及该第四参考电压的运算结果，该第一控制端接收该第一偏压电压，且该第二控制端接收该第二偏压电压。3.根据权利要求2所述的放大器电路，其中，当该第一开关、该第二开关、该第三开关及该第四开关导通时，该第五开关不导通，而且当该第一开关、该第二开关、该第三开关及该第四开关不导通时，该第五开关导通。4.根据权利要求1所述的放大器电路，其中，该第一控制端接收该第一输入信号，而该第二控制端接收该第二输入信号。5.根据权利要求1所述的放大器电路，还包含：一第五晶体管，具有一第十九端、一第二十端及一第五控制端，其中，该第十九端耦接该第二端，且该第二十端耦接该第一输出端；一第六晶体管，具有一第二十一端、一第二十二端及一第六控制端，其中，该第二十一端耦接该第四端，且该第二十二端耦接该第二输出...

【专利技术属性】
技术研发人员：黄诗雄，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：