基于零点补偿的电源管理芯片及低压差线性稳压器制造技术

本发明专利技术公开了一种基于零点补偿的电源管理芯片及低压差线性稳压器，电源管理芯片包括误差放大电路和补偿电路，误差放大电路包括放大单元、源极跟随单元及反馈单元，放大单元用于根据输入电压V

【技术实现步骤摘要】
基于零点补偿的电源管理芯片及低压差线性稳压器


[0001]本专利技术是关于电路补偿
，特别是关于一种基于零点补偿的电源管理芯片及低压差线性稳压器。

技术介绍

[0002]在电池管理芯片中，需要芯片提供电压，驱动片外功率管产生芯片所需要的电源电压，片外的功率管和片内的驱动电路共同构成低压差线性稳压器(Low dropout regulator，LDO)。为了降低芯片的温度，通常将产生高功耗的LDO功率管置于片外，并提供一个驱动电压驱动功率管(BJT的基极或MOS管的栅极)，从而产生一个电源电压来为芯片内部供电。
[0003]现有技术中，常见的LDO电路通常有以下结构设计：一种是将电压的反馈点设置在片外功率管BJT的基极，如图1所示，这样设计的好处是环路简单，且稳定性容易实现；缺点是无法准确监控片外功率管的输出电压。还有一种结构是将电压的反馈点设置在片外功率管BJT的发射极，如图2所示，这样设计的好处是能够实现准确监控片外功率管的输出电压，缺点是环路复杂，稳定性实现困难。
[0004]而上述结构中，如果片内的误差放大器的输出直接驱动片外的功率管，芯片的输出引脚(电源电压PAD)和驱动引脚(驱动电压PAD)处会存在较大的电容，容易产生低频极点，并且误差放大器的第一级输出也存在较低频率的极点，多极点的作用下，为内部高压LDO的稳定性设计带来了较大困难，因此需要增加补偿电路来解决多级LDO稳定性设计的问题。
[0005]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0006]本专利技术的目的在于提供一种基于零点补偿的电源管理芯片及低压差线性稳压器，其用以解决多级LDO环路不稳定的问题。
[0007]为实现上述目的，本专利技术的实施例提供了一种基于零点补偿的电源管理芯片，所述电源管理芯片包括：
[0008]误差放大电路，包括放大单元、源极跟随单元及反馈单元，所述放大单元连接于电源电压AVDD与地电位AVSS之间，用于根据输入电压V
IN
和反馈电压V
FB
产生放大信号，源极跟随单元连接于放大单元的输出端和驱动引脚之间，以跟随放大单元中的输出电压，反馈单元连接于输出引脚和放大单元的输出端之间；
[0009]补偿电路，包括第十MOS管M10、电阻R
C
和电容C
F
，所述第十MOS管M10分别与电源电压AVDD、源极跟随单元以及电阻R
C
的第一端相连，电阻R
C
的第二端与驱动引脚相连，电容C
F
的第一极板与第十MOS管M10相连，第二极板与反馈单元相连；
[0010]其中，所述补偿电路用于产生若干零点，以补偿电源管理芯片内部及其外部产生
的极点。
[0011]在本专利技术的一个或多个实施方式中，所述源极跟随单元包括第九MOS管M9，所述第九MOS管M9为NMOS管，所述第九MOS管M9的栅极分别与放大单元以及第十MOS管M10相连，所述第九MOS管M9的漏极与电源电压AVDD相连，源极与驱动引脚相连。
[0012]在本专利技术的一个或多个实施方式中，所述第十MOS管M10为NMOS管，所述第十MOS管M10的漏极与电源电压AVDD相连，源极分别与电阻R
C
的第一端以及电容C
F
的第一极板相连，所述第十MOS管M10的栅极与第九MOS管M9的栅极相连；
[0013]所述第十MOS管M10和第九MOS管M9构成电流镜，且第十MOS管M10与第九MOS管M9的镜像比为1：K。
[0014]在本专利技术的一个或多个实施方式中，所述源极跟随单元包括第九MOS管M9，所述第九MOS管M9为PMOS管，所述第九MOS管M9的栅极分别与放大单元以及第十MOS管M10相连，所述第九MOS管M9的源极与电源电压AVDD相连，漏极与驱动引脚相连。
[0015]在本专利技术的一个或多个实施方式中，所述第十MOS管M10为PMOS管，所述第十MOS管M10的源极与电源电压AVDD相连，漏极分别与电阻R
C
的第一端以及电容C
F
的第一极板相连，所述第十MOS管M10的栅极与第九MOS管M9的栅极相连。
[0016]在本专利技术的一个或多个实施方式中，所述放大单元包括共源共栅放大器和电容C
EA
，所述电容C
EA
的第一极板分别与共源共栅放大器的输出端及第九MOS管M9的栅极相连，第二极板与地电位AVSS相连。
[0017]在本专利技术的一个或多个实施方式中，所述共源共栅放大器为套筒式共源共栅结构或折叠式共源共栅结构，所述共源共栅放大器的输入管为NMOS管或PMOS管。
[0018]在本专利技术的一个或多个实施方式中，所述反馈单元包括连接于输出引脚与反馈节点之间的第一反馈电阻R
F1
、及连接于反馈节点与地电位AVSS之间的第二反馈电阻R
F2
，所述反馈单元的反馈节点分别与共源共栅放大器以及电容C
F
的第二极板相连。
[0019]在本专利技术的一个或多个实施方式中，所述补偿电路引入第一零点，以补偿误差放大电路中产生的极点，所述第一零点的大小为：
[0020]在本专利技术的另一个方面当中，还提供了一种基于零点补偿的低压差线性稳压器，所述低压差线性稳压器包括输出电路以及如上所述的电源管理芯片，所述输出电路包括功率管，所述功率管通过电源管理芯片的驱动引脚上的电压进行驱动，并于电源管理芯片的输出引脚上产生输出电压。
[0021]在本专利技术的一个或多个实施方式中，所述功率管采用三极管BJT，所述三极管BJT的基极与驱动引脚相连，集电极与电源电压AVDD相连，发射极与输出引脚相连。
[0022]在本专利技术的一个或多个实施方式中，所述输出电路还包括电容C
LOAD
、电阻R
LOAD
和等效串联电阻R
ESR
，所述电阻R
LOAD
和等效串联电阻R
ESR
的第一端均与输出引脚相连，所述等效串联电阻R
ESR
的第二端与电容C
LOAD
的第一极板相连，所述电阻R
LOAD
的第二端及电容C
LOAD
的第二极板均与地电位AVSS相连。
[0023]在本专利技术的一个或多个实施方式中，所述补偿电路引入第二零点，以补偿输出电路中产生的极点，所述第二零点的大小为：其中，β为晶体三极管BJT的电流放
大倍数，其大小为集电极电流与基极电流的比值；R
π
为晶体三极管BJT的基极电阻。
[0024]在本专利技术的一个或多个实施方式中，所述功率管为MOS管，所述MOS管的栅极与驱动引脚相连，漏极与电源电压AVDD相连，源极与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于零点补偿的电源管理芯片，其特征在于，所述电源管理芯片包括：误差放大电路，包括放大单元、源极跟随单元及反馈单元，所述放大单元连接于电源电压AVDD与地电位AVSS之间，用于根据输入电压V
IN
和反馈电压V
FB
产生放大信号，源极跟随单元连接于放大单元的输出端和驱动引脚之间，以跟随放大单元中的输出电压，反馈单元连接于输出引脚和放大单元的输出端之间；补偿电路，包括第十MOS管M10、电阻R
C
和电容C
F
，所述第十MOS管M10分别与电源电压AVDD、源极跟随单元以及电阻R
C
的第一端相连，电阻R
C
的第二端与驱动引脚相连，电容C
F
的第一极板与第十MOS管M10相连，第二极板与反馈单元相连；其中，所述补偿电路用于产生若干零点，以补偿电源管理芯片内部及其外部产生的极点。2.如权利要求1所述的基于零点补偿的电源管理芯片，其特征在于，所述源极跟随单元包括第九MOS管M9，所述第九MOS管M9为NMOS管，所述第九MOS管M9的栅极分别与放大单元以及第十MOS管M10相连，所述第九MOS管M9的漏极与电源电压AVDD相连，源极与驱动引脚相连。3.如权利要求2所述的基于零点补偿的电源管理芯片，其特征在于，所述第十MOS管M10为NMOS管，所述第十MOS管M10的漏极与电源电压AVDD相连，源极分别与电阻R
C
的第一端以及电容C
F
的第一极板相连，所述第十MOS管M10的栅极与第九MOS管M9的栅极相连；所述第十MOS管M10和第九MOS管M9构成电流镜，且第十MOS管M10与第九MOS管M9的镜像比为1：K。4.如权利要求1所述的基于零点补偿的电源管理芯片，其特征在于，所述源极跟随单元包括第九MOS管M9，所述第九MOS管M9为PMOS管，所述第九MOS管M9的栅极分别与放大单元以及第十MOS管M10相连，所述第九MOS管M9的源极与电源电压AVDD相连，漏极与驱动引脚相连。5.如权利要求4所述的基于零点补偿的电源管理芯片，其特征在于，所述第十MOS管M10为PMOS管，所述第十MOS管M10的源极与电源电压AVDD相连，漏极分别与电阻R
C
的第一端以及电容C
F
的第一极板相连，所述第十MOS管M10的栅极与第九MOS管M9的栅极相连。6.如权利要求2或4所述的基于零点补偿的电源管理芯片，其特征在于，所述放大单元包括共源共栅放大器和电容C
EA
，所述电容C
EA
的第一极板分别与共源共栅放大器的输出端及第九MOS管M9的栅极...

【专利技术属性】
技术研发人员：高剑峰，
申请(专利权)人：思瑞浦微电子科技苏州股份有限公司，
类型：发明
国别省市：