高精度芯片寿命检测电路和集成电路芯片制造技术

高精度芯片寿命检测电路和集成电路芯片，涉及集成电路技术。本发明专利技术的高精度芯片寿命检测电路包括：快速老化延迟模块，其输入端连接检测电路输入端，输出端接异或门的第一输入端；标准延迟模块，其输入端连接检测电路输入端，输出端接异或门的第二输入端；异或门，其输出端作为检测电路的输出端；所述快速老化延迟模块包括N个串联的反相器模块，其中每个反相器模块的输入端皆通过可控开关连接到地电平端，N为预设的自然数且N>3；所述标注延迟模块包括N个串联的反相器模块。采用本发明专利技术的技术，可以准确的识别出芯片是否为已经使用过的回收物，解决了回收芯片的鉴别问题。解决了回收芯片的鉴别问题。解决了回收芯片的鉴别问题。

【技术实现步骤摘要】
高精度芯片寿命检测电路和集成电路芯片


[0001]本专利技术涉及集成电路技术，特别涉及集成电路检测技术。

技术介绍

[0002]随着芯片市场需求的快速上涨，半导体产业迅猛发展，据统计，2018年全球半导体收入为4 767亿美元，同比增长13.4％，巨大的利益影响下，假劣集成电路芯片随之泛滥。其中芯片的回收问题愈发成为行业的焦点。回收芯片是指从系统中回收并经过翻新，重新打标，再次流入市场销售的“新”元件。由于该类型的芯片经过使用，其性能方面会有所下降，若将其重新用于电子系统中，将会影响该系统的可靠性与安全性。
[0003]回收芯片由于使用过，会经历老化效应，其中负偏压温度不稳定(NBTI)、热载流子注入(HCI)、氧化物击穿和电迁移(EM)是导致性能和可靠性持续下降的最关键原因。NBTI效应是指PMOS管在高温、强场负栅压作用下表现出的器件性能退化。当在PMOS晶体管上施加负栅电压时会发生NBTI，这会破坏产生界面陷阱的Si
‑
H键。这些界面陷阱会增加pMOS阈值电压(Vth)的绝对值，导致晶体管电流减少和门延迟增加。由于回收IC在现场使用时会受到这些老化效应的影响，因此回收IC的电路参数将与新IC不同。如果将快速老化的传感器嵌入到电路中以帮助检测其使用情况，则可以识别回收的IC。
[0004]一种现有技术是基于RO(环形振荡器)的寿命传感器，由一个参考RO和一个受力RO组成，参考RO在芯片运行期间与电源断开，因此它承受的应力较小。受压RO设计为以非常高的速率老化，以加速老化，因此可以识别一段时间内使用的IC。两个RO之间的频率差异可以表示被测芯片(CUT)的使用时间；差异越大，CUT使用的时间越长。而环形振荡器其产生的震荡频率受到多方面的影响。一方面是工艺，由于每个RO存在个体差异，使得高低电平会有不同门限值，进而导致高低电平的宽度发生变化，最终影响到RO的震荡频率。另一方面，由于其只为输出一个单一频率，并没有考虑到温度会对RO震荡频率的影响。故简单的比较两RO的频率差异用以表征CUT的使用寿命，会使得基于RO的寿命传感器的精确度有限，可能会对CUT造成错判。

技术实现思路

[0005]本专利技术所要解决的技术问题是，为了减少工艺变化以及温度的影响，提供更准确的使用时间，提供一种芯片寿命检测技术，可以准确识别芯片是否属于回收芯片。
[0006]本专利技术解决所述技术问题采用的技术方案是，高精度芯片寿命检测电路，其特征在于，包括：
[0007]快速老化延迟模块，其输入端连接检测电路输入端，输出端接异或门的第一输入端；
[0008]标准延迟模块，其输入端连接检测电路输入端，输出端接异或门的第二输入端；
[0009]异或门，其输出端作为检测电路的输出端；
[0010]所述快速老化延迟模块包括N个串联的反相器模块，其中每个反相器模块的输入
端皆通过可控开关连接到地电平端，N为预设的自然数且N>3；
[0011]所述标注延迟模块包括N个串联的反相器模块。
[0012]所述反相器模块包括一个传输门、一个反相器和一个D触发器，反相器设置于传输门和D触发器的D输入端之间，反相器的输入端通过一个MOS管接地，MOS管作为可控开关，D触发器的时钟端连接到检测电路输入端；
[0013]快速老化延迟模块中的所有可控开关的控制端连接到同一个控制信号输入端。
[0014]本专利技术还提供一种集成电路芯片，在芯片内部集成有前述高精度芯片寿命检测电路。
[0015]本专利技术的有益效果是，采用本专利技术的技术，可以准确的识别出芯片是否为已经使用过的回收物，解决了回收芯片的鉴别问题。
附图说明
[0016]图1是本专利技术的应用环境示意图。
[0017]图2是脉冲信号产生电路结构示意图。
[0018]图3是老化作用下的反相器链结构示意图。
[0019]图4是内嵌式检测电路结构示意图。
[0020]图5是芯片寿命检测流程图。
具体实施方式
[0021]本专利技术提出的应用环境如图1，包括信号延迟电路和信号输出装置。其中信号延迟电路是内嵌于芯片中，由两个延迟模块组成。信号输出装置是利用JTAG发出模式控制信号，检测模块收到信号后产生脉冲信号，该脉冲信号将通过边界扫描链，又利用JTAG将信号返回给上位机，由上位机计算脉冲信号宽度，从而保证芯片寿命检测结果的精确性。
[0022]信号延迟电路如图2所示，包括不间断工作延迟模块(即“快速老化延迟模块”)，标准延迟模块，以及一个异或门。不间断工作延迟模块，用于累计集成电路的寿命效应值。标准延迟模块，用于记录集成电路的初始寿命值。由于两模块都会经受温度的影响，将两模块的输出进行异或，可以抵消由温度所引起的偏移变化，产生一个完全由老化影响而产生的脉冲信号，用其宽度的大小表征集成电路的使用寿命值。
[0023]延迟电路如图3，4所示。延迟模块被设计为由偶数个反相器和触发器构成，其中时钟信号将连接到芯片的主时钟。芯片内部产生的脉冲信号会经过不间断工作延迟模块和标准延迟模块，产生两不同宽度的脉冲信号(前者被设计为“快速老化”，后者被设计为基本不老化)。
[0024]图3可以看到简单的反相器串联，只有一半的反相器会经历NBTI效应老化的作用，为了放大老化的影响，本专利技术通过传输门断开每个反相器与前电路的连接，并通过晶体管将其输入端拉到地面来实现“加速老化”。这样，模块的每个反相器在整个运行期间都会受到NBTI效应的影响。快速老化的电路会因NBTI效应的影响使其输出电平宽度变宽，而标准延迟模块的输出电平宽度在芯片的生命周期内基本保持不变。通过异或门将一个周期内的电平宽度差异输出，该输出信号即可表征CUT的使用寿命。两模块都通过晶体管与电源相连，通过控制模式，选择控制是否与电源接通。
[0025]延迟电路工作在三种模式，由模式信号控制。
[0026]1)当芯片处于生产制造时，不间断工作延迟模块和标准延迟模块都将与电源断开。
[0027]2)当芯片正常使用时，只有不间断工作延迟模块与电源相连，而标准延迟模块将保持断开。
[0028]3)当芯片处于检测模式时，不间断工作延迟模块和标准延迟模块都将连接电源。
[0029]其工作状态表示于下表：
[0030]表1控制模式
[0031][0032]为了保证检测的精确性，在芯片使用前，需保证内嵌于其中的延迟电路不老化，故在芯片生产制造过程中，需要使两模块与电源断开，将S_SLEEP与R_SLEEP置0，从而使晶体管关闭。而在芯片的正常工作情况下，希望让标准延迟模块不工作(也即不经历老化)，只让不间断工作延迟模块工作，以记录芯片的使用时间，故将S_SLEEP置0，使得标准延迟模块不上电。最后在芯片假劣验证模式下，需要同时激活不间断工作延迟模块和标准延迟模块，通过异或门输出脉冲信号。
[0033]测试过程：
[0034]参见图4、图5，当处于检测模式时，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.高精度芯片寿命检测电路，其特征在于，包括：快速老化延迟模块，其输入端连接检测电路输入端，输出端接异或门的第一输入端；标准延迟模块，其输入端连接检测电路输入端，输出端接异或门的第二输入端；异或门，其输出端作为检测电路的输出端；所述快速老化延迟模块包括N个串联的反相器模块，其中每个反相器模块的输入端皆通过可控开关连接到地电平端，N为预设的自然数且N>3；所述标注延迟模块包括N个串联的反相器模块。2.如权利要求1所述的高精度芯片寿命检测电路，其特征在于，所述反相器模块包括一个传输门、一个反相器和一个D触发器，反相器设置于传输门和D触发器的D输入端之间，反相器的输入端通过一个MOS管接地，MOS管作为可控开关，D触发器的时钟端连接到检测电路输入端；快速老化延迟模块中的所有可控开关的控制端连接到同一个控制信号输入端。3.集...

【专利技术属性】
技术研发人员：石云波，要志礼，曾波，杨志明，
申请(专利权)人：成都蜀郡微电子有限公司，
类型：发明
国别省市：