【技术实现步骤摘要】
本专利技术涉及集成电路，特别涉及一种量程可变的逐次逼近型adc。
技术介绍
1、模数转换器(adc)将连续的模拟信号转化为易运算抗干扰的数字信号被广泛的运用于传感器、音频处理、移动终端等领域。随着集成电路技术的高速发展，人们对adc的精度、速度及功耗方面都提出了更高的要求。adc种类中逐次逼近型(sar)adc通过单个比较器对输入信号进行二分法量化，经过n次比较得到n位数字码。sar adc也由于其简单的结构和较低的功耗，成为了近几年来研究和制造的热点。
2、图1表示出一种传统的sar adc原理结构，其基本工作原理为：
3、在采样阶段，dac上端电容的下级板与输入信号vin连接，上极板接入电压gnd。dac下端电容的下级板与输入信号vip连接，上极板接入电压gnd。
4、第一次切换比较阶段，电容阵列上极板与gnd电压断开。上下端电容阵列电容下级板均连接gnd；根据电荷守恒原理，此时上端电容阵列上极板电压为-vin，下端电容阵列上极板电压为-vip，电压稳定后进行第一位的比较。
5、当比较器输出为高电平“1”的时候，说明输入信号vip-vin大于0v，此时，第一位数字码“1”作为控制信号给到sar逻辑，sar逻辑会通过开关使下端64c下级板电压从gnd翻转到vref，使dac产生vip-vin-1/2vref的电压，再进行第二次比较，此时相当于vip-vin与1/2vref比较，输出第二位数字码；
6、当比较器输出为低电平“0”的时候，说明输入信号的小于0v，此时，第一
7、以此类推，每次通过切换不同的电容，使dac变化(1/2)i vref电压(i为第i次切换)，直到完成n次的逼近比较，并将每一次的比较结果都会存储在寄存器组中，最终由寄存器输出n位数字码。
8、为了满足不同电压范围的量化，传统adc采用可编程增益放大器来放大或缩小输入电压，使adc能量化不同范围的电压值。然而可编程增益放大器增加了系统的复杂性，并且由于采用负反馈稳定电压，因此需要较大增益的运算放大器，这不可避免的增大了adc系统的总功耗，使sar adc失去了低功耗的优势。
技术实现思路
1、本专利技术的目的是提供一种量程可变的逐次逼近型adc，其基于电容dac采样切换原理，无需可编程增益放大器且能实现量程可变。
2、为了实现以上目的，本专利技术采用的技术方案为：一种量程可变的逐次逼近型adc，包括可变量程电容式dac模块、比较器、sar逻辑模块；
3、所述可变量程电容式dac模块包括1个二进制加权电容阵列和1个与lsb电容等值的电容；所述二进制加权电容阵列中每一个电容可独立地被选择作为采样电容接入输入电压；
4、二进制加权电容阵列中n个电容的权重值分别为2i，i取值从0到n-1，n为adc的位数，其中最低位lsb电容的权重值为20也即1。
5、所述比较器输入端接可变量程电容式dac模块，输出端接sar逻辑模块；
6、所述sar逻辑模块用于输出量化编码后的数字码。
7、进一步，所述比较器为差分比较器，差分比较器的正输入端和负输入端分别接有1个所述可变量程电容式dac模块。
8、进一步，所述sar逻辑模块还用于控制所述可变量程电容式dac模块选择对应的电容作为采样电容。
9、传统sar adc采样时，所有电容均参与采样。本专利技术只需dac中部分电容参与采样，且通过开关可选不同的采样电容。以5位adc为例，dac最高位msb电容为16c，最低位lsb电容为1c，切换不同量程时，选择二进制加权电容阵列中不同的电容作为采样电容，使采样电容的下级板接vin和vip，其他电容下级板接gnd。例如±32vref量程采样电容选1c、±16vref量程采样电容选2c、±8vref量程采样电容选4c、±4v量程采样电容选8c、±2v量程采样电容选16c。
10、其工作原理如下：
11、(一)在±2vref电压量程下，只有16c电容参与采样。在采样阶段，dac上端16c采样电容下级板与输入信号vin连接，其余电容下级板与gnd连接，上极板均接入电压gnd。dac下端16c电容下级板与输入信号vip连接，其余电容下级板与gnd连接，上极板均接入电压gnd。
12、第一位切换比较阶段，上下端电容上极板均与gnd断开，所有电容下级板均连接gnd。由于电荷守恒，可以得到
13、qn采样电荷＝-vin×16c＝qn上极板＝vn上极板×32c
14、
15、由上式可得上端电容阵列上极板电压为-1/2vin，同理下端电容阵列上极板电压为-1/2vip。
16、当比较器输出为高电平“1”的时候，说明输入信号1/2×(vip-vin)大于0v，等效于(vip-vin)大于0v，此时第一位数字码“1”作为控制信号给到sar逻辑，sar逻辑会通过开关使下端16c电容下级板电压从gnd翻转到vref，同样根据电荷守恒公式可以得到
17、qp上极板＝-vip×16c＝vp上极板2×16c+(vp上极板2-vref)×16c
18、
19、下端上级板电压为-1/2vip+1/2vref，使dac产生1/2(vip-vin)-1/2vref的电压，再进行第二次比较，此时相当于vip-vin与vref比较，输出第二位数字码；
20、当比较器输出为低电平“0”的时候，说明输入信号1/2×(vip-vin)小于0v，等效于vip-vin小于0v，此时第一位数字码“0”作为控制信号给到sar逻辑，sar逻辑会通过开关使上端16c电容下级板电压从gnd翻转到vref，使dac产生1/2(vip-vin)+1/2vref的电压，再进行第二次比较，此时相当于vip-vin与-vref比较，输出第二位数字码。
21、以此类推，依次切换8c、4c、2c电容，使dac变化(1/2)j vref电压(j代表第j次切换)，直到完成5次的逼近比较，得到5位数字码，并将每一次的比较结果存储在寄存器组中。此时adc量程为(-2vref,2vref)。
22、(二)在±32vref电压量程下，只有1c电容参与采样。在采样阶段，dac上端1c采样电容下级板与输入信号vin连接，其余电容下级板与gnd连接，上极板均接入电压gnd。dac下端1c电容下级板与输入信号vip连接，其余电容下级板与gnd连接，上极板均接入电压gnd。
23、第一位切换比较阶段，上下端电容上极板均与gnd断开，所有电容下级板均连接gnd。由于电荷守恒，可以得到
24、qn采样电本文档来自技高网...
【技术保护点】
1.一种量程可变的逐次逼近型ADC，其特征在于：包括可变量程电容式DAC模块、比较器、SAR逻辑模块；
2.根据权利要求1所述的一种量程可变的逐次逼近型ADC，其特征在于：所述比较器为差分比较器，差分比较器的正输入端和负输入端分别接有1个所述可变量程电容式DAC模块。
3.根据权利要求1所述的一种量程可变的逐次逼近型ADC，其特征在于：所述SAR逻辑模块还用于控制所述可变量程电容式DAC模块选择对应的电容作为采样电容。
【技术特征摘要】
1.一种量程可变的逐次逼近型adc，其特征在于：包括可变量程电容式dac模块、比较器、sar逻辑模块；
2.根据权利要求1所述的一种量程可变的逐次逼近型adc，其特征在于：所述比较器为差分比较器，差分比较器的正输...
【专利技术属性】
技术研发人员：杨志明，要志礼，胡志刚，曾波，
申请(专利权)人：成都蜀郡微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。