【技术实现步骤摘要】
提供日志信息的半导体存储器设备和方法
[0001]相关应用的交叉引用
[0002]本申请要求于2021年10月8日在韩国知识产权局提交的韩国专利申请第10
‑
2021
‑
0133697号的优先权，该韩国专利申请的主题通过引用整体并入本文。
[0003]本专利技术构思总体上涉及半导体集成电路，并且更具体地涉及提供日志信息的半导体存储器设备和方法。
技术介绍
[0004]通常，可以使用各种测试台来测试半导体存储器设备(例如，动态随机存取存储器(DRAM))的电路系统，以检测和识别晶圆级和封装级二者的故障。然而，实际上不可能对每个半导体存储器设备进行100％的测试，因此即使在成功通过所有测试之后，某些半导体存储器设备也可能会错误地操作。
[0005]对于附接到印刷电路板(PCB)的半导体存储器设备，可能会发生与连接半导体存储器设备和PCB的引脚上的信号的转储结果相关联的某些类型的错误。转储结果可以通过(例如)连接到引脚的逻辑分析仪的探针来获得。
[0006]DRA...
【技术保护点】
【技术特征摘要】
1.一种半导体存储器设备，包括：存储器半导体管芯，其被连接到主机设备并且包括易失性存储器设备和存储器输入/输出焊盘，其中，所述易失性存储器设备响应于通过所述存储器输入/输出焊盘中的存储器控制焊盘在正常模式下从所述主机设备接收的命令和地址中的至少一个来执行正常操作；以及测试芯片，其包括非易失性存储器设备和分别连接到所述存储器输入/输出焊盘的测试输入/输出焊盘，其中，在所述正常模式下，所述测试芯片被配置为将日志信息存储在所述非易失性存储器设备中，在调试模式下，所述测试芯片被配置为从所述非易失性存储器设备中读取所述日志信息并通过所述测试输入/输出焊盘中的测试数据焊盘输出所述日志信息，并且所述日志信息包括对应于由所述半导体存储器设备从所述主机设备接收的命令和地址中的至少一个的信息。2.根据权利要求1所述的半导体存储器设备，其中，所述存储器半导体管芯和所述测试芯片垂直堆叠并封装为单个半导体芯片。3.根据权利要求1所述的半导体存储器设备，其中，在所述正常模式下，所述测试芯片进一步被配置为独立于所述易失性存储器设备执行所述正常操作而存储所述日志信息。4.根据权利要求1所述的半导体存储器设备，其中，在所述调试模式下，所述易失性存储器设备响应于命令和地址中的所述至少一个而停止所述正常操作，并且所述测试芯片进一步被配置为从所述非易失性存储器设备中读取所述日志信息并通过所述测试数据焊盘提供所述日志信息。5.根据权利要求1所述的半导体存储器设备，其中，所述易失性存储器设备包括模式寄存器，所述模式寄存器被配置为存储控制所述易失性存储器设备的操作的控制值，并且所述易失性存储器设备被配置为接收包括指示所述正常模式和所述调试模式中的一种的模式信息的模式寄存器设置命令，将所述模式信息存储在所述模式寄存器中，并且响应于存储在所述模式寄存器中的所述模式信息而在所述正常模式和所述调试模式中的一种模式下操作。6.根据权利要求1所述的半导体存储器设备，其中，所述测试芯片进一步包括缓冲存储器，所述缓冲存储器被配置为临时存储所述日志信息。7.根据权利要求6所述的半导体存储器设备，其中，所述缓冲存储器进一步被配置为根据页单元将所述日志信息传送到所述非易失性存储器设备，并且所述非易失性存储器设备根据所述页单元执行编程操作。8.根据权利要求6所述的半导体存储器设备，其中，当在所述正常模式下所述半导体存储器设备断电时，所述缓冲存储器进一步被配置为将存储在所述缓冲存储器中的剩余日志信息传送到所述非易失性存储器设备，并且在所述剩余日志信息被存储在所述非易失性存储器设备后，所述测试芯片断电。9.根据权利要求1所述的半导体存储器设备，其中，所述测试芯片进一步包括纠错码(ECC)引擎，所述ECC引擎被配置为对所述日志信息进行编码，将编码的日志信息存储在所述非易失性存储器设备中，并对从所述非易失性存储器设备中读取的所述编码的日志信息
进行解码。10.根据权利要求1所述的半导体存储器设备，其中，所述测试芯片进一步包括被配置为提供时间信息的定时器，并且所述测试芯片进一步被配置为针对命令和地址中的所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。