半导体装置和具有半导体装置的电子系统制造方法及图纸

提供了半导体装置和具有半导体装置的电子系统。所述半导体装置可以包括：堆叠体，在基底上沿第一方向延伸；分隔结构，在第一方向上延伸并且分别设置在堆叠体之间；垂直沟道，穿透每个堆叠体；位线，在与第一方向交叉的第二方向上延伸，每个垂直沟道与一对位线叠置；以及接触插塞，将位线连接到垂直沟道。每个堆叠体可以包括：多个电极，堆叠在基底上；以及至少两个上分隔图案，将所述多个电极中的上电极在第二方向上划分为多个部分。垂直沟道可以根据在第二方向上距一个分隔结构的距离而被分类为多种类型，并且每条位线可以连接到所有类型的垂直沟道。的垂直沟道。的垂直沟道。

【技术实现步骤摘要】
半导体装置和具有半导体装置的电子系统
[0001]本申请要求于2021年10月8日在韩国知识产权局提交的第10
‑
2021
‑
0134268号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。


[0002]本公开涉及半导体装置和包括该半导体装置的电子系统。

技术介绍

[0003]作为电子系统的部分，需要能够存储大容量的数据的半导体装置。因此，正在进行许多研究以增大半导体装置的数据存储容量。例如，正在提出存储器单元三维地布置在其中的半导体装置。

技术实现思路

[0004]公开的实施例提供了一种具有改善的可靠性和增大的集成密度的半导体装置。
[0005]公开的实施例提供了一种包括该半导体装置的电子系统。
[0006]根据公开的实施例，一种半导体装置可以包括：多个堆叠体，设置在基底上并且在第一方向上延伸；多个分隔结构，在第一方向上延伸并且分别设置在所述多个堆叠体之间；多个垂直沟道，穿透所述多个堆叠体中的每个堆叠体；多条位线，在与第一方向交叉的第二方向上延伸，所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：多个堆叠体，设置在基底上并且在第一方向上延伸；多个分隔结构，在第一方向上延伸并且分别设置在所述多个堆叠体之间；多个垂直沟道，穿透所述多个堆叠体中的每个堆叠体；多条位线，在与第一方向交叉的第二方向上延伸，所述多个垂直沟道中的每个垂直沟道与所述多条位线中的一对位线叠置；以及多个接触插塞，将所述多条位线连接到所述多个垂直沟道，其中，所述多个堆叠体中的每个堆叠体包括：多个电极，堆叠在基底上；以及至少两个上分隔图案，将所述多个电极中的上电极在第二方向上划分为多个部分，其中，所述多个垂直沟道根据在第二方向上距所述多个分隔结构中的一个分隔结构的距离而被分类为多种类型，并且所述多条位线中的每条位线连接到所有类型的垂直沟道。2.根据权利要求1所述的半导体装置，其中，连接到所述多条位线中的每条位线的垂直沟道的数量是相同的。3.根据权利要求1所述的半导体装置，所述半导体装置还包括穿透所述多个堆叠体和上分隔图案的多个虚设垂直沟道，其中，所述多个虚设垂直沟道与所述多条位线电分离。4.根据权利要求3所述的半导体装置，其中，所述多个虚设垂直沟道中的每个虚设垂直沟道在倾斜于第一方向和第二方向的方向上与同该虚设垂直沟道相邻的垂直沟道间隔开。5.根据权利要求1所述的半导体装置，其中，所述多个堆叠体包括第一堆叠体和第二堆叠体，第一堆叠体和第二堆叠体彼此间隔开且使所述多个分隔结构中的一个分隔结构置于第一堆叠体与第二堆叠体之间，所述多个垂直沟道包括穿透第一堆叠体的第一垂直沟道和穿透第二堆叠体的第二垂直沟道，并且连接到所述多条位线中的第一位线的第一垂直沟道的类型与连接到所述多条位线中的该第一位线的第二垂直沟道的类型不同。6.根据权利要求1所述的半导体装置，其中，所述多个堆叠体包括第一堆叠体和第二堆叠体，第一堆叠体和第二堆叠体彼此间隔开且使所述多个分隔结构中的一个分隔结构置于第一堆叠体与第二堆叠体之间，所述多个垂直沟道包括穿透第一堆叠体的第一垂直沟道和穿透第二堆叠体的第二垂直沟道，并且第一垂直沟道与第二垂直沟道以基本相同的方式布置。7.根据权利要求1所述的半导体装置，其中，所述多个堆叠体包括第一堆叠体和第二堆叠体，第一堆叠体和第二堆叠体彼此间隔开且使所述多个分隔结构中的第一分隔结构置于第一堆叠体与第二堆叠体之间，所述多个垂直沟道包括穿透第一堆叠体的第一垂直沟道和穿透第二堆叠体的第二垂直沟道，并且第一垂直沟道和第二垂直沟道设置为相对于所述多个分隔结构中的所述第一分隔结构呈镜像对称。
8.根据权利要求1所述的半导体装置，其中，所述多条位线包括在第一方向上顺序地布置的第一位线至第四位线，所述多个垂直沟道布置为在第二方向上形成之字形形状，所述多个垂直沟道包括穿透第一堆叠体的第一垂直沟道和穿透第二堆叠体的第二垂直沟道，第一位线和第二位线设置在沿第二方向布置的第一垂直沟道和第二垂直沟道中的第一行上，并且第三位线和第四位线设置在沿第二方向布置的第一垂直沟道和第二垂直沟道中的第二行上。9.根据权利要求1所述的半导体装置，其中，所述多个堆叠体包括第一堆叠体和第二堆叠体，第一堆叠体和第二堆叠体彼此间隔开且使所述多个分隔结构中的一个分隔结构置于第一堆叠体与第二堆叠体之间，所述多个垂直沟道包括穿透第一堆叠体的第一垂直沟道和穿透第二堆叠体的第二垂直沟道，第一垂直沟道和第二垂直沟道包括从所述多个分隔结构中的每个分隔结构顺序地布置的第一类型至第六类型，并且所述多条位线中的每条位线连接到第一类型至第六类型中的一些类型的第一垂直沟道以及第一类型至第六类型中的剩余类型的第二垂直沟道。10.根据权利要求1所述的半导体装置，其中，在所述多个堆叠体中的每个堆叠体中，所述多个电极包括第一上电极、第二上电极和第三上电极，第一上电极、第二上电极和第三上电极通过上分隔图案而在第二方向上彼此分离，所述多个垂直沟道包括从所述多个分隔结构中的每个分隔结构顺序地布置的第一类型至第六类型，第一类型至第四类型的垂直沟道设置为穿透第一上电极或第三上电极，并且第五类型和第六类型的垂直沟道设置为穿透第二上电极。11.根据权利要求10所述的半导体装置，其中，所述多个垂直沟道布置为在第二方向上形成之字形形状。12.根据权利要求10所述的半导体装置，所述半导体装置还包括：多个第一虚设垂直沟道，设置在第一上电极与第二上电极之间；以及多个第二虚设垂直沟道，设置在第二上电极与第三上电极之间，其中，所述多个第一虚设垂直沟道和所述多个第二虚设垂直沟道与所述多条位线电分离。13.一种半导体装置，所述半导体装置...

【专利技术属性】
技术研发人员：金秀贞，任琫淳，全哄秀，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：