半导体结构及其制作方法、存储器技术

本申请实施例涉及半导体领域，提供一种半导体结构及其制作方法、存储器，半导体结构至少可以包括：自下向上堆叠且设置于不同光刻层中的第一光栅、第二光栅以及第三光栅，不同所述光刻层中用于设置光栅的套刻标记区域重叠，所述第一光栅、所述第二光栅以及所述第三光栅均为周期性结构，所述周期性结构中相邻所述光栅的中心距离为光栅周期，所述第一光栅与所述第二光栅的光栅宽度和/或所述光栅周期不同。本申请实施例有利于提升半导体结构的电学性能。能。能。

【技术实现步骤摘要】
半导体结构及其制作方法、存储器


[0001]本申请实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法、存储器。

技术介绍

[0002]光刻工艺是通过对准、曝光等一系列步骤将掩膜版图案转移到晶圆上的工艺过程。在半导体器件制程过程中，通常需要使用多次光刻工艺以实现套刻，而由于光刻工艺上的各种因素无法达到理想状态，必定导致曝光显影留存在晶圆上的图形与晶圆上已有图形无法完全对准，由此需要准确量测出曝光显影留存在晶圆上的图形与晶圆上已有图形之间的偏移量，即套刻误差(overlay)，才能在后续的工艺中对套刻误差进行有效的补偿及修正，使最终得到的半导体器件具有预期效果。

技术实现思路

[0003]本申请实施例提供一种半导体结构及其制作方法、存储器，至少有利于提升半导体结构及存储器的电学性能。
[0004]根据本申请一些实施例，本申请实施例一方面提供一种半导体结构，半导体结构至少可以包括：自下向上堆叠且设置于不同光刻层中的第一光栅、第二光栅以及第三光栅，不同所述光刻层中用于设置光栅的套刻标记区域重叠，所述第一光栅、所述第二光栅以及所述第三光栅均为周期性结构，所述周期性结构中相邻所述光栅的中心距离为光栅周期，所述第一光栅与所述第二光栅的光栅宽度和/或所述光栅周期不同。
[0005]另外，所述第一光栅与所述第二光栅处于相邻的不同所述光刻层。
[0006]另外，所述第一光栅、所述第二光栅以及所述第三光栅均由周期性排列的间隙、凸块或孔洞组成。
[0007]另外，所述光刻层包括核心区和外围区，所述外围区位于所述核心区和切割道之间，所述套刻标记区域位于所述外围区内。
[0008]另外，半导体结构还包括：处于所述核心区的第一图案和第二图案，所述第一图案与所述第一光栅处于同一所述光刻层，所述第二图案与所述第二光栅处于另一所述光刻层，所述第一光栅与所述第一图案为光栅宽度和光栅周期相同的光栅结构，所述第二光栅与所述第二图案为光栅宽度和/或光栅周期不同的光栅结构。
[0009]另外，所述第一图案包括字线。
[0010]另外，所述第二图案包括电容接触孔。
[0011]另外，所述第二光栅的光栅宽度和光栅周期与所述第三光栅的光栅宽度和光栅周期相同。
[0012]另外，所述第二光栅的中心位置与所述第一光栅的中心位置在垂直方向上错位，所述第二光栅与所述第一光栅在所述垂直方向上不重叠。
[0013]另外，所述第二光栅的光栅周期大于所述第一光栅的光栅周期，所述第二光栅的中心位置作为所述第一光栅中部分光栅的中心位置。
[0014]另外，所述第二光栅的光栅宽度大于所述第一光栅的光栅宽度。
[0015]另外，所述第二光栅的光栅宽度小于等于所述第一光栅的光栅宽度的两倍。
[0016]根据本申请一些实施例，本申请实施例另一方面还提供一种存储器，包括上述任一项所述的半导体结构。
[0017]根据本申请一些实施例，本申请实施例另一方面还提供一种半导体结构的制作方法，半导体结构的制作方法至少包括：形成自下向上堆叠且设置于不同光刻层中的第一光栅、第二光栅以及第三光栅，不同所述光刻层中用于设置光栅的套刻标记区域重叠，所述第一光栅、所述第二光栅以及所述第三光栅均为周期性结构，所述周期性结构中相邻所述光栅的中心距离为光栅周期，所述第一光栅与所述第二光栅的光栅宽度或所述光栅周期不同。
[0018]另外，还包括：形成第二图案，所述第二光栅和所述第二图案处于同一所述光刻层，所述第二图案与所述第二光栅为光栅周期不同的光栅结构，所述第二光栅的光栅宽度大于所述第二图案的光栅宽度。
[0019]本申请实施例提供的技术方案至少具有以下优点：
[0020]上述技术方案中，设置第一光栅与第二光栅的光栅宽度和/或光栅周期不同，有利于使得对第一光栅和第二光栅进行光照所得到的衍射信号的特征不同，从而将第一光栅的衍射信号和第二光栅的衍射信号区别开来，避免将第一光栅的衍射信号和第二光栅的衍射信号的整体作为第二光栅的衍射信号，保证用于计算套刻误差的衍射信号仅由第二光栅的衍射信号和第三光栅的衍射信号组成，进而实现套刻误差的准确测量。
附图说明
[0021]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
[0022]图1至图4为本申请实施例提供的半导体结构的结构示意图；
[0023]图5至图9为本申请实施例提供的半导体结构的制作方法中部分步骤的结构示意图。
具体实施方式
[0024]关于套刻误差的检测，一般分为显影后检测(After Development Insprection，ADI)和刻蚀后检测(After Etching Inspection，AEI)，显影后检测指显影后关键尺寸(CD)测量，一般用于检测曝光机和显影机的性能指标，曝光和显影完成之后，通过ADI机台对所产生的图形的定性检查，判断图形是否正常，由于不能通过透射光测量，所以ADI一般通过电子束或扫描电镜等手段进行测量；刻蚀后检测指刻蚀后的CD测量，在刻蚀制程的光刻胶去除前后，分别对产品实施全检或抽样检查。
[0025]套刻误差一般可通过基于图像识别的测量技术(Image Based Overlay，IBO)、扫描式电子显微镜(Scanning Electron microscope，SEM)以及新型衍射测量技术(In Die Metrology， IDM)进行测量。IDM采集不同标记层的零阶衍射光线，并根据零阶衍射光线的光强分布的不对称性确定不同标记层的套刻误差。
[0026]本申请实施提供一种半导体结构，设置第一光栅与第二光栅具有不同的光栅宽度
和/或光栅周期，以便于区分第一光栅对应的衍射信号与第二光栅对应的衍射信号，在测量第三光栅相对于第二光栅的套刻误差时，由于位于第二光栅下方的第一光栅也具有对应的衍射信号，通过控制第一光栅对应的衍射信号与第二光栅对应的衍射信号具有不同的特征，有利于保证用于计算套刻误差的衍射信号仅由第二光栅的衍射信号和第三光栅的衍射信号组成，进而实现套刻误差的准确测量。
[0027]下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
[0028]图1至图4为本申请实施例提供的半导体结构的结构示意图。
[0029]参考图1，半导体结构包括：自下向上堆叠且设置于不同光刻层中的第一光栅111、第二光栅211以及第三光栅311，不同光刻层中设置光栅的套刻标记区域重叠，第一光栅111、第二光栅211以及第三光栅311均为周期性结构，周期性结构中相邻光栅的中心距离为光栅周期，第一光栅111与第二光栅211的光栅宽度和/或光栅周期不同。...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：自下向上堆叠且设置于不同光刻层中的第一光栅、第二光栅以及第三光栅，不同所述光刻层中用于设置光栅的套刻标记区域重叠，所述第一光栅、所述第二光栅以及所述第三光栅均为周期性结构，所述周期性结构中相邻所述光栅的中心距离为光栅周期，所述第一光栅与所述第二光栅的光栅宽度和/或所述光栅周期不同。2.根据权利要求1所述的半导体结构，其特征在于，所述第一光栅与所述第二光栅处于相邻的不同所述光刻层。3.根据权利要求1所述的半导体结构，其特征在于，所述第一光栅、所述第二光栅以及所述第三光栅均由周期性排列的间隙、凸块或孔洞组成。4.根据权利要求1所述的半导体结构，其特征在于，所述光刻层包括核心区和外围区，所述外围区位于所述核心区和切割道之间，所述套刻标记区域位于所述外围区内。5.根据权利要求4所述的半导体结构，其特征在于，还包括：处于所述核心区的第一图案和第二图案，所述第一图案与所述第一光栅处于同一所述光刻层，所述第二图案与所述第二光栅处于另一所述光刻层，所述第一光栅与所述第一图案为光栅宽度和光栅周期相同的光栅结构，所述第二光栅与所述第二图案为光栅宽度和/或光栅周期不同的光栅结构。6.根据权利要求5所述的半导体结构，其特征在于，所述第一图案包括字线。7.根据权利要求5所述的半导体结构，其特征在于，所述第二图案包括电容接触孔。8.根据权利要求1所述的半导体结构，其特征在于，所述第二光栅的光栅宽度和光栅...

【专利技术属性】
技术研发人员：邱少稳，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：