一种提高抗单粒子性能的埋SiO2SiCJBS结构制造技术

本发明专利技术提供一种提高抗单粒子性能的埋SiO2SiC JBS结构，包括阴极金属和阳极金属，以及依次设置于阴极金属和阳极金属之间的多级N型缓冲层，所述多级N型缓冲层靠近阴极金属一侧设置有SiC N+衬底，靠近阳极金属一侧依次设置有N

【技术实现步骤摘要】
一种提高抗单粒子性能的埋SiO2 SiC JBS结构


[0001]本专利技术涉及半导体分立器件领域，具体涉及宇航用辐照加固的SiC肖特基二极管领域，进一步涉及一种提高抗单粒子性能的埋SiO2 SiC JBS结构。

技术介绍

[0002]第三代半导体碳化硅(SiC)材料具有禁带宽度大、临界击穿场强高、耐高温、热导率高、饱和电子漂移速度快等诸多优点，特别适合制作高压功率器件。SiC功率器件具有击穿电压高、寄生电容小、开关速度快、无反向恢复以及更好的热稳定性等优点，利用SiC功率器件替代Si功率器件可以有效简化电路结构、提高效率、降低重量，缩小体积，在军用方面特别是航天领域，具有迫切的应用需求，如新一代长寿命卫星、空间站太阳能电池电源和配电系统，新型火箭的电力推进系统和高功率密度电源。
[0003]SiC功率器件优良的性能虽然非常适合军用航天领域高压、高频、高效、高温和大功率的应用需求，但抗辐射性能差一直是阻碍SiC功率器件在军用航天抗辐照领域获得广泛应用的技术瓶颈。SiC肖特基二极管单粒子辐照下阻断电压约在200V左右，远不能满足高耐压的应用需求，因此，亟需对SiC肖特基二极管开展单粒子辐射加固研究。
[0004]目前，商业化批量生产的SiC肖特基二极管内部芯片主要采用图1所示JBS(Junction barrier Schottky)结构，该结构通过在器件内部引入了重掺杂P+，并以一定的间距规则排列，该SiC JBS结构同时集合了SBD和PiN二极管的优点，具有正向压降低，反向漏电小的优点。在单粒子辐照下，在肖特基接触表面，容易形成微型烧毁痕迹，如图1所示，导致器件反向漏电过大甚至烧毁，严重限制了SiC肖特基二极管在军用宇航领域的应用。

技术实现思路

[0005]针对现有技术中存在的问题，本专利技术提供一种提高抗单粒子性能的埋SiO2 SiC JBS结构，利用多级N型缓冲层减少空穴向阳极金属的收集和电子向阴极金属的收集，利用SiO2阻挡层阻断单粒子入射产生的电子
‑
空穴对径迹，阻止空穴在阳极金属和N
‑
外延层接触面的积累，防止漏电过大和烧毁。
[0006]本专利技术是通过以下技术方案来实现：
[0007]一种提高抗单粒子性能的埋SiO2 SiC JBS结构，包括阴极金属和阳极金属，以及依次设置于阴极金属和阳极金属之间的多级N型缓冲层，所述多级N型缓冲层靠近阴极金属一侧设置有SiC N+衬底，靠近阳极金属一侧依次设置有N
‑
外延层、SiO2阻挡层和JBS接触P+。
[0008]进一步的，所述多级N型缓冲层依次在SiC N+衬底上形成，多级N型缓冲层从SiC N+衬底至SiO2阻挡层按照浓度梯度依次降低，相邻缓冲层之间浓度相差约一个数量级。
[0009]进一步的，所述多级N型缓冲层最靠近SiO2阻挡层的一级N型缓冲层上形成N
‑
外延层。
[0010]进一步的，所述多级N型缓冲层最靠近SiO2阻挡层的一级N型缓冲层浓度大于N
‑
外
延层浓度，所述N
‑
外延层浓度由器件击穿电压确定。
[0011]进一步的，所述SiO2阻挡层在N
‑
外延层上形成，所述SiO2阻挡层间隔设置多个注入的JBS接触P+。
[0012]进一步的，所述SiO2阻挡层的宽度基于相邻JBS接触P+的间距设置，所述SiO2阻挡层的厚度基于器件耐压高低和N
‑
外延层的厚度进行设置。
[0013]进一步的，所述相邻JBS接触P+的间距大小由器件的正向压降的大小决定。
[0014]进一步的，所述阳极金属在N
‑
外延和JBS接触P+形成，且阳极金属和JBS接触P+形成欧姆接触，和N
‑
外延形成肖特基接触。
[0015]进一步的，所述阴极金属在SiC N+衬底下形成，且阴极金属和SiC N+衬底形成欧姆接触。
[0016]与现有技术相比，本专利技术具有以下有益的技术效果：
[0017]本专利技术提供一种提高抗单粒子性能的埋SiO2 SiC JBS结构，包括阴极金属和阳极金属，以及依次设置于阴极金属和阳极金属之间的多级N型缓冲层，所述多级N型缓冲层靠近阴极金属一侧设置有SiC N+衬底，靠近阳极金属一侧依次设置有N
‑
外延层、SiO2阻挡层和JBS接触P+；本申请一方面能够保证原有SiC JBS结构正向压降低、反向漏电小的优点，同时还能够保证在单粒子辐照时，利用多层缓冲层对单粒子入射径迹产生的电子空穴进行平衡和再分配，减少空穴向阳极金属的收集和电子向阴极金属的收集，同时利用SiO2阻挡层阻断单粒子入射产生的电子
‑
空穴对径迹，阻止空穴在阳极金属和N
‑
外延层接触面的积累，防止漏电过大和烧毁。
附图说明
[0018]图1为现有技术中的SiC肖特基二极管内部芯片结构示意图；
[0019]图2为本专利技术一种提高抗单粒子性能的埋SiO2 SiC JBS结构示意图。
具体实施方式
[0020]下面结合具体的实施例对本专利技术做进一步的详细说明，所述是对本专利技术的解释而不是限定。
[0021]为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0022]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0023]本专利技术提供一种提高抗单粒子性能的埋SiO2 SiC JBS结构，如图2所示，包括阴极金属和阳极金属，以及依次设置于阴极金属和阳极金属之间的多级N型缓冲层，所述多级N型缓冲层靠近阴极金属一侧设置有SiC N+衬底，靠近阳极金属一侧依次设置有N
‑
外延层、SiO2阻挡层和JBS接触P+。
[0024]阴极金属和阳极金属分别形成阳极和阴极，当阳极接低电平、阴极接高电平时，JBS接触P+和N
‑
外延形成的空间电荷区以及N
‑
外延能够承受高电压，同时降低反向漏电，且反向漏电小于μA量级。当阳极接高电平、阴极接低电平时，P+、阳极金属和N
‑...

【技术保护点】

【技术特征摘要】
1.一种提高抗单粒子性能的埋SiO2 SiC JBS结构，其特征在于，包括阴极金属和阳极金属，以及依次设置于阴极金属和阳极金属之间的多级N型缓冲层，所述多级N型缓冲层靠近阴极金属一侧设置有SiC N+衬底，靠近阳极金属一侧依次设置有N
‑
外延层、SiO2阻挡层和JBS接触P+。2.根据权利要求1所述一种提高抗单粒子性能的埋SiO2 SiC JBS结构，其特征在于，所述多级N型缓冲层依次在SiC N+衬底上形成，多级N型缓冲层从SiC N+衬底至SiO2阻挡层按照浓度梯度依次降低，相邻缓冲层之间浓度相差约一个数量级。3.根据权利要求1所述一种提高抗单粒子性能的埋SiO2 SiC JBS结构，其特征在于，所述多级N型缓冲层最靠近SiO2阻挡层的一级N型缓冲层上形成N
‑
外延层。4.根据权利要求1所述一种提高抗单粒子性能的埋SiO2 SiC JBS结构，其特征在于，所述多级N型缓冲层最靠近SiO2阻挡层的一级N型缓冲层浓度大于N
‑
外延层浓度，所述N
‑
外延层浓度由器件击穿电压确定。5.根据权利要求1...

【专利技术属性】
技术研发人员：程鹏刚，唐磊，王晨霞，王忠芳，杨晓文，刘建军，张文鹏，王昕，黄山圃，鲁红玲，姚军，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：