自时钟低功率倍增电荷泵制造技术

本公开涉及自时钟低功率倍增电荷泵。通过用脉冲发生器驱动的电荷泵从低电源电压产生高电压。比较器将该低电源电压与该高电压的预定比例进行比较。低功率分压器产生该高电压的该预定部分。比较器输出驱动该脉冲发生器，并且脉冲发生器输出重置该比较器。还可以使用相同布置采用高电压到低电压模式。同布置采用高电压到低电压模式。同布置采用高电压到低电压模式。

【技术实现步骤摘要】
自时钟低功率倍增电荷泵


[0001]本公开涉及用于集成电路的电源电路系统，并且具体地涉及电荷泵电路。

技术介绍

[0002]电荷泵是一种形式的电压转换器电路，该电压转换器电路通过对存储元件(通常为电容器)充电并将存储元件切换到以不同电压提供能量的配置来将能量从一个电压电平移动到另一电压电平。电荷泵可以产生高于或低于源电压的输出电压，并且甚至可以产生反相电压。
[0003]电荷泵通常用于在低功率模式和高功率模式下提供调节电压。为了节省功率，用于切换电荷泵的振荡器在低功率操作期间可能会减慢，因为通常调节电压所需的功率更少，并且因此需要泵送的电荷更少。然而，与睡眠模式下的IC的功率消耗相比，振荡器通常消耗相对大量的功率。此外，对于许多类型的集成电路(IC)上使用的低功率模式，诸如“睡眠”模式，当选择切换电荷泵以进行低功率模式操作的频率时，必须考虑最坏情况下的负载电流和泄漏电流。当不满足最坏情况时，在此频率下操作电荷泵会固有地导致IC处于睡眠模式的大部分时间内的效率低下。
附图说明
[0004]图1以混合的框图和电路图形式示出了根据一些实施方案的电荷泵电路；以及
[0005]图2以电路图示出了图1的电荷泵200的具体实施。
[0006]在不同附图中使用相同的参考符号来指示相同或类似的元件。除非另有说明，否则字词“耦接”以及其相关联的动词形式包括直接连接以及通过本领域已知的方式的间接电连接两者；并且除非另有说明，否则对直接连接的任一描述也暗示使用合适形式的间接电连接的替代实施方案。/>具体实施方式
[0007]图1以混合的框图和电路图形式示出了根据一些实施方案的电荷泵电路10。电荷泵电路10通常体现在集成电路上，但可以包括某些外部部件，诸如电容器。电荷泵电路10适于在低功率模式(诸如睡眠模式)和高功率模式下操作的集成电路中使用。它能够在低功率模式下无需振荡器提供时钟信号的情况下操作，具有许多优点。电荷泵电路10通常用于在升压模式下从低电源电压Vlow产生高电压Vhigh，并且在一些实施方案中还可以在降压模式下从高电压Vhigh产生低电压Vlow。电荷泵电路10包括分压器电路100、比较器140、脉冲发生器150、多路复用器160和电荷泵200。
[0008]分压器电路100包括连接到标记为“Vlow”的低电压端子的第一输入、连接到标记为“Vhigh”的高电压端子的第二输入以及提供标记为“Vdiv”的分压的输出。在本文中使用Vlow和Vhigh来指代电压端子和其上的电压。分压器电路100通常包括参考电流发生器110、分压器120和电流镜130。
[0009]参考电流发生器110通常包括输入和参考电流发生器输出，该输入用低电源电压Vlow供应。电流镜130通常包括连接到参考电流发生器输出的电流镜输入、连接到分压器120的电流镜输出以及连接到标记为“GND”的电源接地的端子。分压器120通常包括耦接到高电压端子Vhigh的第一端子、耦接到电流镜输出的第二端子以及提供分压Vdiv的输出。
[0010]更详细地参考分压器电路100的各个部分，在此具体实施中，参考电流发生器110包括n型金属氧化物半导体(NMOS)晶体管111、p型金属氧化物半导体(PMOS)晶体管112和PMOS晶体管113。NMOS晶体管111包括漏极、源极和栅极，该源极连接到电流镜输入(在NMOS晶体管131处)，该栅极连接到NMOS晶体管的漏极。PMOS晶体管112包括漏极、源极和栅极，该漏极连接到NMOS晶体管111的源极，该源极连接到NMOS晶体管111的漏极，该栅极连接到PMOS晶体管的漏极。PMOS晶体管113包括源极、漏极和栅极，该源极接收低电源电压Vlow，该漏极连接到PMOS晶体管112的源极，该栅极连接到PMOS晶体管112的栅极。
[0011]分压器120包括NMOS晶体管121、NMOS晶体管122、PMOS晶体管123和PMOS晶体管124。NMOS晶体管121包括源极、漏极和栅极，该源极连接到电流镜130的输出。NMOS晶体管122包括源极、漏极和栅极，该源极连接到NMOS晶体管121的漏极，该栅极连接到该NMOS晶体管的漏极并且连接到NMOS晶体管121的栅极。PMOS晶体管123包括漏极、源极和栅极，该漏极连接到NMOS晶体管122的源极，该栅极连接到该PMOS晶体管的漏极。PMOS晶体管124包括源极、漏极和栅极，该源极连接到高电压端子Vhigh，该漏极连接到PMOS晶体管123的源极，该栅极连接到PMOS晶体管123的栅极。如NMOS晶体管121和PMOS晶体管124上的箭头所示，在该具体实施中，这些晶体管都具有可调节的电压阈值(Vth)，该Vth在单独控制输入的控制下进行调节。在一些具体实施中，可以通过调节晶体管中栅极的长度来调节Vth，例如通过使用串联的多个晶体管来实现晶体管121和124，并且通过使多个晶体管与另一个晶体管短路来选择性地从该串联中移除多个晶体管。另一晶体管由控制信号激活，并且通常具有比组成晶体管121和124的复合晶体管更小的栅极长度。其它合适的方法可用于调节晶体管121和124。
[0012]电流镜130包括NMOS晶体管131和NMOS晶体管132。NMOS晶体管131包括源极、漏极和栅极，该源极耦接到电源接地GND，该漏极连接到电流镜输入，该栅极连接到第三NMOS晶体管111的栅极。NMOS晶体管132包括源极、漏极和栅极，该源极耦接到电源接地GND，该漏极连接到电流镜输出，该栅极连接到NMOS晶体管131的栅极。
[0013]比较器140包括接收分压Vdiv的第一输入、连接到低电压电源以接收电压Vlow的第二输入、复位输入和比较器输出。
[0014]标记为“Pulse”的脉冲发生器150包括连接到比较器140的比较器输出的输入和标记为“PC”的用于提供本文中也称为“PC”的输出脉冲链的输出。输出PC连接到比较器140的复位输入，如从脉冲发生器150到比较器140的箭头所示。在该具体实施中，输出PC还通过多路复用器160耦接到电荷泵200的时钟输入“Clk”。
[0015]多路复用器160具有接收标记为“CLOCK”的时钟信号的第一输入、连接到脉冲发生器150的输出PC的第二输入、接收标记为“SLEEP”的睡眠信号的控制输入以及连接到电荷泵200的Clk输入的输出。
[0016]在该具体实施中，电荷泵200包括接收或输出低电源电压Vlow的低电压端子、接收或提供高电压Vhigh的高电压端子、时钟输入Clk、连接到电源接地GND的输入以及标记为
“
CAP0”和“CAP1”的用于连接到标记为“Cext”的外部电容器214的第一IC端子和第二IC端子。
[0017]在操作中，电荷泵电路10在主机集成电路上的低功率或睡眠模式期间以及正常操作或“唤醒”模式期间从低电源电压Vlow提供高电压Vhigh。电荷泵电路10还可用于从高电源电压Vhigh产生低电源电压Vlow。通常，电荷泵电路10的特定本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电荷泵电路(10)，包括：电荷泵(200)，所述电荷泵具有低电压端子、高电压端子和时钟输入；分压器电路(100)，所述分压器电路具有耦接所述低电压端子的第一输入、耦接到所述高电压端子的第二输入以及提供分压的输出；比较器(140)，所述比较器具有接收所述分压的第一输入、耦接到所述低电压端子的第二输入、复位输入和比较器输出；以及脉冲发生器(150)，所述脉冲发生器具有耦接到所述比较器输出的输入和耦接到所述复位输入和所述时钟输入的输出。2.根据权利要求1所述的电荷泵电路，其中所述分压器电路进一步包括：参考电流发生器(110)，所述参考电流发生器具有输入和参考电流发生器输出，所述输入耦接到所述低电压端子；电流镜(130)，所述电流镜具有电流镜输入和电流镜输出，所述电流镜输入耦接到所述参考电流发生器输出；以及分压器(120)，所述分压器具有耦接到所述高电压端子的第一端子、耦接到所述电流镜输出的第二端子以及提供所述分压的输出。3.根据权利要求2所述的电荷泵电路，其中所述分压器进一步包括：第一n型金属氧化物半导体(NMOS)晶体管(121)，所述第一NMOS晶体管具有源极、漏极和栅极，所述源极连接到所述电流镜的所述输出；第二NMOS晶体管(122)，所述第二NMOS晶体管具有源极、漏极和栅极，所述源极连接到所述第一NMOS晶体管的所述漏极，所述栅极连接到所述第二NMOS晶体管的漏极和所述第一NMOS晶体管的所述栅极；第一PMOS晶体管(123)，所述第一PMOS晶体管具有漏极、源极和栅极，所述漏极连接到所述第一NMOS晶体管的所述源极，所述栅极连接到所述第一PMOS晶体管的漏极；以及第二PMOS晶体管(124)，所述第二PMOS晶体管具有源极、漏极和栅极，所述源极连接到所述高电压端子，所述漏极连接到所述第一PMOS晶体管(123)的所述源极，所述栅极连接到所述第一PMOS晶体管(123)的所述栅极。4.根据权利要求3所述的电荷泵电路，其中：所述第二PMOS晶体管(124)在第一控制输入的控制下具有能够调节的电压阈值(Vth)；并且所述第一NMOS晶体管在第二控制输入的控制下具有能够调节的Vth。5.根据权利要求2所述的电荷泵电路，其中所述参考电流发生器(110)包括：第三NMOS晶体管(111)，所述第三NMOS晶体管具有漏极、源极和栅极，所述源极耦接到所述电流镜输入(131)，所述栅极连接到所述第三NMOS晶体管的漏极；第三PMOS晶体管(112)，所述第三PMOS晶体管具有漏极、源极和栅极，所述漏极连接到所述第一NMOS晶体管的所述源极，所述源极连接到所述第三NMOS晶体管的所述漏极，所述栅极连接到第三PMOS晶体管的漏极；以及第四PMOS晶体管(113)，所述第四PMOS晶体管具有源极、漏极和栅极，所述源极连接到所述低电压端子，所述漏极连接到所述第三PMOS晶体管(112)的所述源极，所述栅极连接到所述第一PMOS晶体管(112)的所述栅极。
6.根据权利要求5所述的电荷泵电路，其中所述电流镜进一步包括：第四NMOS晶体管(131)，所述第四NMOS晶体管具有源极、漏极和栅极，所述源极耦接到接地，所述漏极连接到所述电流镜输入，所述栅极连接到所述第三NMOS晶体管(111)的所述栅极；以及第五NMOS晶体管(132)，所述第五NMOS晶体管具有源极、漏极和栅极，所述源极耦接到接地，所述漏极连接到所述电流镜输出，所述栅极连接到所述第四NMOS晶体管的所述栅极。7.根据权利要求1所述的电荷泵电路，其中所述电荷泵包括：第一NMOS晶体管(201)，所述第一NMOS晶体管具有源极、漏极和栅极，所述源极连接到负电源轨，所述栅极耦接到所述时钟输入；第一PMOS晶体管(202)，所述第一PMOS晶体管具有源极、栅极和漏极，所述源极连接到所述低电压端子，所述栅极耦接到所述时钟输入，所述漏极连接到所...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：