一种改善动态电流失配的电荷泵电路制造技术

技术编号:37182481 阅读:6 留言:0更新日期:2023-04-20 22:47
本发明专利技术属于集成电路技术领域,涉及无线通信系统中的锁相频率源,具体提供一种改善动态电流失配的电荷泵电路,用以改善电荷泵电路的动态电流失配问题,从而实现锁相频率源的低杂散性能。本发明专利技术包括:电荷泵主体电路与控制信号生成电路,在放电开关开启时,为放电中间级电流镜支路提供短时间的放电通路,缩短了放电的开启时间,改善了放电和充电启动时间的失配;在充电开关和放电开关关闭时,为输出端相连的NMOS管和PMOS管的栅端提供短时间的低阻抗通路来放电或充电,加快充电和放电的关闭速度;综上,本发明专利技术通过快速充放电通路改善了动态电流失配问题,提高了电荷泵电路的线性度并实现了锁相环低杂散的性能。实现了锁相环低杂散的性能。实现了锁相环低杂散的性能。

【技术实现步骤摘要】
一种改善动态电流失配的电荷泵电路


[0001]本专利技术属于集成电路
,涉及无线通信系统中的锁相频率源,具体提供一种为应用于锁相频率源中的改善动态电流失配的电荷泵电路。

技术介绍

[0002]锁相频率源因其具备频率统一、相位对齐的功能而被广泛应用于无线通信系统,包括远距离信号的调制与解调、提供高频率的稳定时钟信号等应用。作为锁相频率源中数模转换的核心模块,电荷泵电路的动态电流失配会产生周期性地电压纹波,进而恶化锁相频率源的输出杂散性能。然而,随着通信系统的需求不断提高,用以提供时钟信号的锁相频率源的输出杂散要求也越来越严格,低杂散的锁相频率源设计也更加受到重视;因此,为了实现锁相频率源的低杂散性能,需要改善电荷泵电路的动态电流失配以满足更高的指标要求。

技术实现思路

[0003]本专利技术的目的在于提供一种改善动态电流失配的电荷泵电路,用以改善电荷泵电路的动态电流失配问题,从而实现锁相频率源的低杂散性能;本专利技术通过快速充放电通路改善了动态电流失配问题,提高了电荷泵电路的线性度并实现了锁相环低杂散的性能。
[0004]为实现上述目的,本专利技术采用的技术方案为:
[0005]一种改善动态电流失配的电荷泵电路,包括:电荷泵主体电路与控制信号生成电路;其中,所述电荷泵主体电路与所述控制信号生成电路通过放电开关信号DN端、放电开关互补信号DN端、充电开关信号UP端、充电开关互补信号UP端、放电开启加速信号DNP端、放电开启加速互补信号DNP端、放电关断加速信号DNC端和充电关断加速信号UPC端相连。
[0006]进一步的,所述电荷泵主体电路包括:NMOS管MN1~MN10,PMOS管MP1~MP7,电流源I1,电容C1~C3与传输门TG1;其中:
[0007]电流源I1一端与VDD相连、另一端与NMOS管MN1的栅端与漏端相连,NMOS管MN1、MN2、MN3的栅端相连,NMOS管MN1、MN2、MN3的源端相连并连接GND;
[0008]NMOS管MN4、MN5的源端相连并连接NMOS管MN2的漏端,NMOS管MN4的栅端与DN端相连、漏端与PMOS管MP1的漏端相连,NMOS管MN5的栅端与DN端相连、漏端与PMOS管MP2的漏端相连,电容C2跨接于NMOS管MN2的漏端与GND之间;
[0009]NMOS管MN6、MN7的源端相连并连接NMOS管MN3的漏端,NMOS管MN6的栅端与UP端相连、漏端与PMOS管MP5的漏端相连,NMOS管MN7的栅端与UP端相连、漏端与PMOS管MP6的漏端相连,电容C3跨接于NMOS管MN3的漏端与GND之间;
[0010]PMOS管MP1的栅端与漏端相连、源端与VDD相连,PMOS管MP2的栅端与漏端相连、源端与VDD相连,PMOS管MP3的栅端与PMOS管MP2的栅端相连、并引出节点VP1,PMOS管MP3的源端与VDD相连,PMOS管MP3的漏端与NMOS管MN8的漏端、栅端相连,NMOS管MN8的源端与GND相连,NMOS管MN9的栅端与NMOS管MN8的栅端相连、并引出节点VN1,NMOS管MN9的源端与GND相
连、漏端与OUT端相相连;NMOS管MN10的漏端与节点VN1相连、源端与GND相连、栅端与DNC端相连;
[0011]电容C1跨接于PMOS管MP1的漏端与GND之间,传输门TG1的两个输出端分别与PMOS管MP1的漏端、节点VP1相连,传输门TG1的控制端分别与DNP端、DNP端相连;
[0012]PMOS管MP5的栅端与漏端相连、源端与VDD相连,PMOS管MP6的栅端与漏端相连、源端与VDD相连,PMOS管MP4的栅端与PMOS管MP5的栅端相连、并引出节点VP2,PMOS管MP4的源端与VDD相连、漏端与OUT端相连;PMOS管MP5与MP4构成充电输出电流镜;PMOS管MP7的漏端与节点VP2相连、源端与GND相连、栅端与UPC端相连。
[0013]进一步的,所述控制信号生成电路包括:反相器INV1~INV3,缓冲器B1~B3,或非门NOR1,与非门NAND1,或门OR1,和电容C4;其中:
[0014]反相器INV1的输入端、缓冲器B1的输入端、缓冲器B2的输入端、或非门NOR1的一个输入端和与非门NAND1的一个输入端共同与DN端相连,反相器INV1的输出端与DN端相连,缓冲器B1的输出端和或非门NOR1的另一个输入端相连,或非门NOR1的输出端与DNC端相连,缓冲器B2的输出端和与非门NAND1的另一个输入端相连,与非门NAND1的输出端和反相器INV1的输入端共同连接至DNP端,反相器INV2的输出端与DNP端相连;
[0015]反相器INV3的输入端、缓冲器B3的输入端、或门OR1的一个输入端共同与UP端相连,反相器INV3的输出端与UP端相连,缓冲器B3的输出端和或门OR1的另一个输入端相连,或门OR1的输出端与UPC端相连,电容C4跨接于UP端与GND之间。
[0016]基于上述技术方案,本专利技术的有益效果在于:
[0017]本专利技术提供一种改善动态电流失配的电荷泵电路,采用相同的NMOS管作为电荷泵的充电和放电开关管,避免了电荷泵充放电过程中由于开关器件差异产生的电流失配;在该结构基础上,进一步地,采用一种传输门连接在两个互补放电开关漏端处的结构,使得当传输门导通时,形成一条额外放电通路,从而提高放电支路中对应电压节点的放电速度,缩短了电荷泵电路放电和充电过程中开启时间的差距,减小整体的动态失配;同时,在输出电流源管处采用一种连接输出电流源管栅端和VDD/GND端的开关管结构,使得输出电流源管在关断时,引入的开关管短暂地导通,形成低阻抗通路,使对应的电流源管栅端电压快速上升至VDD电位或下降至GND电位,提高了充电和放电过程中的关断速度,进一步改善了充电电流和放电电流的动态失配。最终,本专利技术具有动态电流失配小,适用于低杂散性能的锁相频率源的优点。
附图说明
[0018]图1为本专利技术中改善动态电流失配的电荷泵电路中所述电荷泵主体电路的电路原理图。
[0019]图2为本专利技术中改善动态电流失配的电荷泵电路中所述控制信号生成电路的电路原理图。
[0020]图3为本专利技术实施例中电荷泵电路瞬态下放电电流的仿真对比图。
[0021]图4为本专利技术实施例中电荷泵电路瞬态下输出失配电流的仿真对比图。
具体实施方式
[0022]为了使本专利技术的目的、技术方案与有益效果更加清楚、明白,下面结合符合和实施例对本专利技术做进一步详细说明。
[0023]本实施例提供一种改善动态电流失配的电荷泵电路,包括:电荷泵主体电路与控制信号生成电路;其中,所述电荷泵主体电路与所述控制信号生成电路通过放电开关信号DN端、放电开关互补信号DN端、充电开关信号UP端、充电开关互补信号UP端、放电开启加速信号DNP端、放电开启加速互补信号DNP端、放电关断加速信号DNC端和充电关断加速信号UPC端相连。
[0024]进一步的,所本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种改善动态电流失配的电荷泵电路,包括:电荷泵主体电路与控制信号生成电路;其中,所述电荷泵主体电路与所述控制信号生成电路通过放电开关信号DN端、放电开关互补信号DN端、充电开关信号UP端、充电开关互补信号UP端、放电开启加速信号DNP端、放电开启加速互补信号DNP端、放电关断加速信号DNC端和充电关断加速信号UPC端相连。2.按权利要求1所述改善动态电流失配的电荷泵电路,其特征在于,所述电荷泵主体电路包括:NMOS管MN1~MN10,PMOS管MP1~MP7,电流源I1,电容C1~C3与传输门TG1;其中:电流源I1一端与VDD相连、另一端与NMOS管MN1的栅端与漏端相连,NMOS管MN1、MN2、MN3的栅端相连,NMOS管MN1、MN2、MN3的源端相连并连接GND;NMOS管MN4、MN5的源端相连并连接NMOS管MN2的漏端,NMOS管MN4的栅端与DN端相连、漏端与PMOS管MP1的漏端相连,NMOS管MN5的栅端与DN端相连、漏端与PMOS管MP2的漏端相连,电容C2跨接于NMOS管MN2的漏端与GND之间;NMOS管MN6、MN7的源端相连并连接NMOS管MN3的漏端,NMOS管MN6的栅端与UP端相连、漏端与PMOS管MP5的漏端相连,NMOS管MN7的栅端与UP端相连、漏端与PMOS管MP6的漏端相连,电容C3跨接于NMOS管MN3的漏端与GND之间;PMOS管MP1的栅端与漏端相连、源端与VDD相连,PMOS管MP2的栅端与漏端相连、源端与VDD相连,PMOS管MP3的栅端与PMOS管MP2的栅端相连、并引出节点VP1,PMOS管MP3的源端与VDD相连,PMOS管MP3的漏端与NMOS管MN8的漏端、栅端相连,NMOS管MN8的源端与GND相连,NMOS管MN9的栅端与NMOS管MN8的栅端相连、并...

【专利技术属性】
技术研发人员:王政肖尧谢倩
申请(专利权)人:电子科技大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1