驱动电路和运算放大器制造技术

本发明专利技术公开了驱动电路和运算放大器，所述驱动电路包括：主运放第一级输出电路、偏置控制电路、驱动电路；所述主运放第一级输出电路与所述偏置控制电路电连接；所述偏置控制电路与所述驱动电路电连接；所述主运放第一级输出电路用于将输入电压进行放大以获得基准电压；所述偏置控制电路用于接收所述基准电压，并基于基准电压控制输出电压，以控制电源电压；驱动电路用于将输出电压进行输出。本发明专利技术不仅实现了驱动电路的基础功能，还降低了驱动电路最低工作电压和静态功耗。低工作电压和静态功耗。低工作电压和静态功耗。

【技术实现步骤摘要】
驱动电路和运算放大器


[0001]本专利技术涉及运算放大
，尤其涉及一种驱动电路和运算放大器。

技术介绍

[0002]目前，便携式电子产品已成为人们消费的主流，为了延长所用电池的寿命，IC(Integrated Circuit Chip，微型电子器件)产品朝着低压低功耗的方向发展，从而使得电源电压变的越来越低。然而，晶体管的阈值电压并没有太大的下降，因此对模拟电路设计提出了极大的挑战。另外，降低电源电压也相应地减少了电路的功耗。由于噪声和失调的限制不能使用最小尺寸器件，此外，电源电压的降低迫使模拟电路动态范围、电路速度等方面的性能大大降低，因而使得电路设计更加复杂化。
[0003]运算放大器作为大多数模拟系统中最基本单元，广泛应用与许多混合信号处理电路，传统的放大器结构由于其供电电压降低，输出无法满足要求了，因此，需要重新设计就一种驱动电路，以满足运算放大器的使用需求。

技术实现思路

[0004]本专利技术要解决的技术问题是为了克服现有技术中驱动电路的供电电源最低工作电压高，静态功耗高的缺陷，提供一种驱动电路和运算放大器。
[0005]本专利技术是通过下述技术方案来解决上述技术问题：
[0006]本专利技术提供一种驱动电路，所述驱动电路包括：
[0007]主运放第一级输出电路、偏置控制电路、驱动电路；
[0008]所述主运放第一级输出电路与所述偏置控制电路电连接；
[0009]所述偏置控制电路与所述驱动电路电连接；
[0010]所述主运放第一级输电路出用于将输入电压进行放大以获得基准电压；
[0011]所述偏置控制电路用于接收所述基准电压，并基于基准电压控制输出电压，以控制电源电压；
[0012]驱动电路用于将输出电压进行输出。
[0013]较佳地，所述偏置控制电路包括差分运放电路和电流采集电路；
[0014]所述差分运放电路与所述电流采集电路电连接；
[0015]所差分运放电路用于接收所述基准电压，并基于基准电压获取电压差；
[0016]所差分运放电路还用于将所述电压差反馈至所述主运放第一级输电路；
[0017]所述电流采集电路用于采集所述驱动电路中的电流。
[0018]较佳地，差分运放电路包括比较器；
[0019]所述比较器包括第五NMOS管、第六NMOS管和第七NMOS管；
[0020]所述第五NMOS管的源极分别与所述第六NMOS管的源极和所述第七NMOS管的漏极电连接；
[0021]所述第七NMOS管的源极接地。
[0022]较佳地，所述差分运放电路还包括第五PMOS管和第六PMOS管；
[0023]所述第五PMOS管的漏极和所述第五NMOS管的漏极电连接；
[0024]所述第六PMOS管的漏极和所述第六NMOS管的漏极电连接；
[0025]所述第五PMOS管的源极和所述第六PMOS管均与电源连接。
[0026]较佳地，所述电流采集电路包括第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十二PMOS管、第十三PMOS管、第八NMOS管、第一电阻及第二电阻；
[0027]所述第七PMOS管的源极、所述第八PMOS管、第九PMOS管和第十PMOS管的源极均与电源连接；
[0028]所述第七PMOS管的漏极和所述第十二PMOS管的栅极电连接；
[0029]所述第八PMOS管的漏极分别与所述第十二PMOS管的源极及所述第十三PMOS管的源极电连接；
[0030]所述第十二PMOS管的栅极与所述第一电阻电连接；
[0031]所述第十三PMOS管的栅极与所述第二电阻电连接；
[0032]所述第九PMOS管的栅极分别与所述第十PMOS管的栅极及第十PMOS管的漏极电连接；
[0033]所述第十二PMOS管的源极、所述第十三PMOS管的源极电连接及所述第六NMOS管的栅极电连接；
[0034]所述第一电阻、所述第十二PMOS管的漏极、所述第十三PMOS管的漏极、所述第二电阻及所述第八NMOS管的源极均接地。
[0035]较佳地，所述主运放第一级输出电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管；
[0036]所述第一PMOS管、所述第二PMOS管均与电源电连接；
[0037]所述第一PMOS管的漏极与所述第三PMOS管的源极电连接；
[0038]所述第二PMOS管的漏极与所述第四PMOS管的源极电连接；
[0039]所述第三PMOS管的漏极与所述第三NMOS管的漏极电连接；
[0040]所述第四PMOS管的漏极与所述第四NMOS管的漏极电连接；
[0041]所述第三NMOS管的源极和所述第一NMOS管的漏极电连接；
[0042]所述第四NMOS管的源极和所述第二NMOS管的漏极电连接；
[0043]所述第三PMOS管的源极与所述第五PMOS管的漏极电连接；
[0044]所述第四PMOS管的源极与所述第六PMOS管的漏极电连接；
[0045]所述第一NMOS管的源极和所述第二NMOS管的源极接地。
[0046]较佳地，所述驱动电路包括第十一PMOS管和第九NMOS管；
[0047]所述第十一PMOS管的源极与电源电连接；
[0048]所述第十一PMOS管的栅极分别与所述第七PMOS管的栅极、所述第三PMOS管的漏极及所述第三NMOS管的漏极电连接；
[0049]所述第九NMOS管的栅极分别与所述第八NMOS管的栅极、第四PMOS管的漏极及第四NMOS管的漏极电连接；
[0050]所述第十一PMOS管的漏极和所述第九NMOS管的漏极均与输出端电连接。
[0051]本专利技术还提供一种运算放大器，所述运算放大器包括如前述的驱动电路。
[0052]本专利技术的积极进步效果在于：
[0053]本专利技术提供了一种驱动电路和运算放大器，该驱动电路不仅实现了驱动电路的基础功能，还降低了驱动电路最低工作电压和静态功耗。同时，本实施例的驱动电路，通过对偏置控制电路电流与主电路的电流源叠加，可以使偏置控制电路仅需要控制第十一PMOS管mp11或第九NMOS管mn9中的一个器件的电流，另一个器件电流可由主运放控制回路完成，简化了偏置控制电路的复杂程度。另外，第十一PMOS管mp11和第九NMOS管mn9中的DC电流可以由Vref、第一电阻R1电阻压降、镜像电流比例，即第十一PMOS管mp11和第七PMOS管mp7的镜像电流比例，及第九NMOS管mn9和第八NMOS管mn8的镜像电流比例，这三个参数灵活调整，若调整其中一个或任意组合，都可以得到第十一PMOS管mp11和第九NMOS管mn9要求的DC电流值。
附图说明
[0054]图1为本专利技术实施例1的驱动电路的电路结构图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，其特征在于，所述驱动电路包括：主运放第一级输出电路、偏置控制电路、驱动电路；所述主运放第一级输出电路与所述偏置控制电路电连接；所述偏置控制电路与所述驱动电路电连接；所述主运放第一级输电路出用于将输入电压进行放大以获得基准电压；所述偏置控制电路用于接收所述基准电压，并基于基准电压控制输出电压，以控制电源电压；驱动电路用于将输出电压进行输出。2.如权利要求1所述的驱动电路，其特征在于，所述偏置控制电路包括差分运放电路和电流采集电路；所述差分运放电路与所述电流采集电路电连接；所差分运放电路用于接收所述基准电压，并基于基准电压获取电压差；所差分运放电路还用于将所述电压差反馈至所述主运放第一级输电路；所述电流采集电路用于采集所述驱动电路中的电流。3.如权利要求2所述的驱动电路，其特征在于，差分运放电路包括比较器；所述比较器包括第五NMOS管、第六NMOS管和第七NMOS管；所述第五NMOS管的源极分别与所述第六NMOS管的源极和所述第七NMOS管的漏极电连接；所述第七NMOS管的源极接地。4.如权利要求3所述的驱动电路，其特征在于，所述差分运放电路还包括第五PMOS管和第六PMOS管；所述第五PMOS管的漏极和所述第五NMOS管的漏极电连接；所述第六PMOS管的漏极和所述第六NMOS管的漏极电连接；所述第五PMOS管的源极和所述第六PMOS管均与电源连接。5.如权利要求4所述的驱动电路，其特征在于，所述电流采集电路包括第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十二PMOS管、第十三PMOS管、第八NMOS管、第一电阻及第二电阻；所述第七PMOS管的源极、所述第八PMOS管、第九PMOS管和第十PMOS管的源极均与电源连接；所述第七PMOS管的漏极和所述第十二PMOS管的栅极电连接；所述第八PMOS管的漏极分别与所述第十二PMOS管的源极及所述第十三PMOS管的源极电连接；所述第十二PMOS管的栅极与所述第一电阻...

【专利技术属性】
技术研发人员：赵海亮，张勇，黄志生，李军，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：