【技术实现步骤摘要】
一种基于自相关的时钟失配估计算法
[0001]本专利技术涉及数模电路转换
,特别涉及一种基于自相关的时钟失配估计算法。
技术介绍
[0002]ADC(analog
‑
to
‑
digital Converter,A/D转换器)是连接模拟电路和数字电路的重要接口模块,其性能决定着数字信号处理系统的效率。数字信息处理系统的快速发展对ADC的精度与采样速率的要求越来越高,而ADC因其自身的设计难度难以跟上数字信号处理的速度,已经成为限制信号处理的主要瓶颈。而TIADC(time
‑
interleaved ADC,时间交织模数转换器)可以将多个ADC进行并行交替采样工作实现工作速度的成倍提升,已经成为高速ADC结构选择的主流和方向。
[0003]图1是常见的TIADC的系统框图,可以看出,一个M通道、采样速率为f
s
的TIADC由M个子ADC(即Sub
‑
ADC1、Sub
‑
ADC2...、Sub
‑
ADC
M
)组成,每一个子ADC的采样速率是f
s
/M,所有子ADC的输出结果(即y1[n]、y2[n]、..、y
M
[n])再通过多路选择器得到最终的输出。
[0004]然而,由于制造工艺的偏差,每一个子ADC的性能并不能做到完全一致,这就会导致相邻的子ADC之间的采样间隔并不是固定的T
s
,如图2所示。其中,t ...
【技术保护点】
【技术特征摘要】 【专利技术属性】
1.一种基于自相关的时钟失配估计算法,其特征在于,包括:步骤1:在M通道的TIADC系统中,相邻通道之间的统计学特性包含了时间误差分量,因此通过计算相邻通道之间的相关性,即相邻通道之间的乘积的期望,能够将相邻通道之间的时间误差提取出来;步骤2:将得到的相邻通道之间的时间误差通过公式变换,转换成其他通道相对于第一通道的时间误差,第一通道作为参考通道无需校准;步骤3:将其他通道相对于第一通道的时间误差进行LMS算法迭代来逼近真实的误差,采用一个变步长LMS算法来加速收敛的过程;步骤4:将经过迭代的时间误差送入校准模块中进行通道的校准操作;步骤5:用校准完成后的数据继续重复步骤1的操作,计算相邻通道之间的相关性。2.如权利要求1所述的基于自相关的时钟失配估计算法,其特征在于,相邻两通道之间乘积的期望为:R
i,i+1
=E(y
i
[n]
·
y
i+1
[n])=E(x((nM+i)
·
T
s
+γ
i
)
×
x((nM+i+1)
·
T
s
+γ
i+1
)=R
x
(T
s
+γ
i+1
‑
γ
i
)
ꢀꢀꢀꢀ
(1)其中y
i
[n]为第i通道的输出,i为小于M的正整数;R
x
表示自相关函数,E(
·
)表示均值,n为采样点数的序号,x为理想的输入信号,T
s
为TIADC的采样周期,γ
i
为第i通道的时间误差;通过一阶泰勒近似,公式(1)写成:R
i,i+1
≈R
x
(T
s
)+(γ
i+1
‑
γ
i
)
·
R
′
x
(T
s
)
ꢀꢀꢀꢀ
(2)其中R
′
x
(T
s
)表示输入信号自相关函数的导数。3.如权利要求2所述的基于自相关的时钟失配估计算法,其特征在于,构造了一个新的函数,能够得到其他通道相对于第一通道的时间误差,如下所示:B
i
=(M
‑
i+1)
·
(R
1,2
+R
2,3
+
技术研发人员:吴旭凡,程剑平,董业民,
申请(专利权)人:上海芯炽科技集团有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。