一种信号激励器制造技术

本实用新型专利技术公开了一种信号激励器，包括基带信号处理单元、射频信号处理单元，射频信号处理单元包括射频发射电路、功率放大电路、天线接口电路、射频接收电路；所述基带信号处理单元包括FPGA、数字信号处理模块、低速ADC、高速ADC、数字模拟转换器，FPGA与上位机连接，所述射频接收电路包括第二衰减器、功分器、第二运放、检波器，所述第二衰减器与功分器连接，所述功分器分别与第二运放、检波器连接，所述第二运放通过带通滤波器与混频器连接；所述第二衰减器与天线接口电路连接，所述检波器与低速ADC连接，所述混频器通过滤波器与高速ADC连接。本实用新型专利技术可以实现模拟询问机、应答机，以实现多种航电设备的功能性能检测。实现多种航电设备的功能性能检测。实现多种航电设备的功能性能检测。

【技术实现步骤摘要】
一种信号激励器


[0001]本技术属于激励器的
，具体涉及一种信号激励器。

技术介绍

[0002]目前在机场内或飞机大修厂对JZXWYD机进行功能检查及性能指标定量检测时，需要模拟询问机或是应答机，产生多种模式的询问应答信号，与待测产品构成询问应答检测回路。因此，本技术公开了一种信号激励器，所述信号激励器基于通用的硬件架构，通过上位机软件配置或者变更FPGA程序等方式，用于实现二次雷达、TACAN、DME、VOR等航电设备的功能性能检测。

技术实现思路

[0003]本技术的目的在于提供一种信号激励器，可以实现模拟询问机、应答机，以方便航电设备的功能性能检测。
[0004]本技术主要包括以下技术方案：
[0005]一种信号激励器，包括基带信号处理单元、射频信号处理单元，所述射频信号处理单元包括从前至后依次连接的射频发射电路、功率放大电路、天线接口电路、射频接收电路；所述基带信号处理单元包括FPGA以及与FPGA连接的数字信号处理模块、低速ADC、高速ADC、数字模拟转换器，所述FPGA通过PXIe总线与上位机连接，所述FPGA通过数字模拟转换器与射频发射电路连接；所述射频接收电路包括第二衰减器、功分器、第二运放、检波器以及从前至后依次连接的频率源、锁相环、衰减器、滤波器、第一运放、混频器、滤波器，所述第二衰减器与功分器连接，所述功分器分别与第二运放、检波器连接，所述第二运放通过带通滤波器与混频器连接；所述第二衰减器与天线接口电路连接，所述检波器与低速ADC连接，所述混频器通过滤波器与高速ADC连接。
[0006]为了更好地实现本技术，进一步地，所述射频发射电路包括从前至后依次连接的第一低通滤波器、混频器、带通滤波器、第二低通滤波器以及从前至后依次连接的频率源、锁相环、衰减器、滤波器、运放、第三低通滤波器，所述第三低通滤波器与混频器连接；所述数字模拟转换器与第一低通滤波器连接，所述第二低通滤波器与功率放大电路连接。
[0007]为了更好地实现本技术，进一步地，在射频发射电路中，所述锁相环的型号为HMC830，运放的型号为EAR
‑
15M，混频器的型号为ADE
‑
11X。
[0008]为了更好地实现本技术，进一步地，所述功率放大电路包括从前至后依次连接的衰减器、第一功放、衰减器、第二功放。
[0009]为了更好地实现本技术，进一步地，在功率放大电路中，所述第一功放、第二功放的型号分别为EAR
‑
85M，GVA
‑
91+。
[0010]为了更好地实现本技术，进一步地，所述天线接口电路包括从前至后依次连接的环形器、阻抗匹配网络，所述环形器与射频接收电路连接，所述环形器的型号为WH2525X
‑
2。
[0011]为了更好地实现本技术，进一步地，所述天线接口电路还包括定向耦合器，所述环形器与阻抗匹配网络之间设置有定向耦合器，所述环形器通过定向耦合器与射频接收电路连接。
[0012]为了更好地实现本技术，进一步地，所述基带信号处理单元还包括微控制单元MCU、GPS/BD接收机，所述FPGA通过微控制单元MCU与GPS/BD接收机连接，所述GPS/BD接收机与GPS天线连接。
[0013]为了更好地实现本技术，进一步地，在射频接收电路中，所述锁相环的型号为HMC830，所述第一运放、第二运放的型号分别为EAR
‑
15M、EAR
‑
35M，所述混频器的型号为ADE
‑
11X，所述检波器的型号为ADL5513。
[0014]本技术的有益效果如下：
[0015]（1）本技术可以实现模拟询问机、应答机，以方便实现二次雷达、TACAN、DME、VOR等航电设备的功能性能检测，具有较好的实用性；
[0016]（2）本技术可以模拟二次雷达询问机，由上位机经PXIe总线控制，通过基带信号处理单元产生询问的IF信号，经射频信号处理单元上变频为1030MHz，向待测产品发送各种模式的询问信号；同时，本技术可以通过射频接收电路接收待测设备回传的应答的信号，经下变频及检波处理后，将信号送到基带信号处理单元进行应答译码，并将译码结果上传给上位机进行显示及相关处理；
[0017]（3）本技术也可以模拟二次雷达应答机，通过射频接收电路接收待测询问机的询问信号，经下变频处理后，将中频及视频信号送到基带信号处理单元，进行询问译码，并根据译码结果及上位机对基带信号处理单元的配置，进行相应的应答编码，将编码后的中频信号经上变频后发送到待测询问机形成询问应答回路；
[0018]（4）在FPGA技术基础上，基于成熟的二次雷达询问应答编译码技术，极大的简化了设计复杂度，有利于设备的小型化设计。
附图说明
[0019]图1为本技术的整体原理框图；
[0020]图2为基带信号处理单元的原理框图；
[0021]图3为射频信号处理单元的原理框图；
[0022]图4为射频发射电路的原理框图；
[0023]图5为功率放大电路的原理框图；
[0024]图6为射频接收电路的原理框图；
[0025]图7为天线接口电路的原理框图。
具体实施方式
[0026]实施例1：
[0027]一种信号激励器，如图1所示，包括基带信号处理单元、射频信号处理单元，所述射频信号处理单元包括从前至后依次连接的射频发射电路、功率放大电路、天线接口电路、射频接收电路；所述基带信号处理单元包括FPGA以及与FPGA连接的数字信号处理模块DSP、低速ADC、高速ADC、数字模拟转换器DAC，所述FPGA通过PXIe总线与上位机连接，所述FPGA通过
数字模拟转换器与射频发射电路连接，所述低速ADC、高速ADC分别与射频接收电路连接。优选地，所述基带信号处理单元还包括微控制单元MCU、GPS/BD接收机，所述FPGA通过微控制单元MCU与GPS/BD接收机连接，所述GPS/BD接收机与GPS天线连接。
[0028]优选地，如图3、图4所示，所述射频发射电路包括从前至后依次连接的第一低通滤波器、混频器、带通滤波器、第二低通滤波器以及从前至后依次连接的频率源、锁相环、衰减器、滤波器、运放、第三低通滤波器，所述第三低通滤波器与混频器连接；所述数字模拟转换器与第一低通滤波器连接，所述第二低通滤波器与功率放大电路连接。
[0029]优选地，在射频发射电路中，所述锁相环的型号为HMC830，运放的型号为EAR
‑
15M，混频器的型号为ADE
‑
11X。
[0030]优选地，如图3、图5所示，所述功率放大电路包括从前至后依次连接的衰减器、第一功放、衰减器、第二功放。
[0031]优选地，在功率放大电路中，所述第一功放、第二功放的型号分别为EAR
‑本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号激励器，其特征在于，包括基带信号处理单元、射频信号处理单元，所述射频信号处理单元包括从前至后依次连接的射频发射电路、功率放大电路、天线接口电路、射频接收电路；所述基带信号处理单元包括FPGA以及与FPGA连接的数字信号处理模块、低速ADC、高速ADC、数字模拟转换器，所述FPGA通过PXIe总线与上位机连接，所述FPGA通过数字模拟转换器与射频发射电路连接；所述射频接收电路包括第二衰减器、功分器、第二运放、检波器以及从前至后依次连接的频率源、锁相环、衰减器、滤波器、第一运放、混频器、滤波器，所述第二衰减器与功分器连接，所述功分器分别与第二运放、检波器连接，所述第二运放通过带通滤波器与混频器连接；所述第二衰减器与天线接口电路连接，所述检波器与低速ADC连接，所述混频器通过滤波器与高速ADC连接。2.根据权利要求1所述的一种信号激励器，其特征在于，所述射频发射电路包括从前至后依次连接的第一低通滤波器、混频器、带通滤波器、第二低通滤波器以及从前至后依次连接的频率源、锁相环、衰减器、滤波器、运放、第三低通滤波器，所述第三低通滤波器与混频器连接；所述数字模拟转换器与第一低通滤波器连接，所述第二低通滤波器与功率放大电路连接。3.根据权利要求2所述的一种信号激励器，其特征在于，在射频发射电路中，所述锁相环的型号为HMC830，运放的型号为EAR
‑
15M，混频器的型号为ADE
‑
11...

【专利技术属性】
技术研发人员：赵俊，杨曦盛，杨博，
申请(专利权)人：成都能通科技股份有限公司，
类型：新型
国别省市：