【技术实现步骤摘要】
本专利技术系有关一种静电放电(ESD)的保护电路，特别是有关于一种利用低压元件于静电产生时将其排除的静电放电保护电路。先前技术在精密的电子装置中，由于电路元件的微小化，以及精密的程度大幅提升，所以这类精密电子装置，特别是内部的微小电子元件对于来自工作环境中所产生的，或是来自使用者接触该电子装置时所引入的静电，都非常的敏感且需要受到保护。因此，在多数的精密电子装置之中，皆需要额外设计一静电放电保护电路来适当地排除可能发生的静电，以保护在电子装置内的电路，其中的电子元件不会因为静电所带来的高压而受到破坏。如图1所显示，为一个传统堆叠NMOS的静电放电电路的I-V曲线图。在图1中，横向座标为漏极至源极的电压差，而纵向座标为漏极电流值。图中表示，当漏极至源极的电压差逐步的累积上升时，漏极电流值也会相应地上升；而直到漏极至源极的电压差值超出了一触发电压(trigger voltage)值之后，则会发生穿透(punch through)效应因而始得漏极至源极的电值差值开始弹回(snap-back)，直到下降至一维持电压(holding voltage)值为止。从触发电压...
【技术保护点】
一种静电放电保护电路，其中包含：一触发电流产生电路，用以产生一触发电流；及一堆叠ＭＯＳ电路，用以接收该触发电流，然后导通作为静电放电第一路径。
【技术特征摘要】
【专利技术属性】
技术研发人员：柯明道，李健铭，
申请(专利权)人：太极控股有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。